VIP20

本课程属于：015-UVM验证 芯片设计与FPGA · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

UVM随机激励生成与测试用例扩展

📚 共计 30 章节

UVM世界初探

验证方法学演进 · UVM核心思想 · 第一个UVM验证平台搭建

UVM基础组件

uvm_component与uvm_object · phase机制详解 · factory机制初识

UVM树形结构

组件层次化构建 · parent-child关系 · 路径与名字服务

UVM配置机制

uvm_config_db详解 · set与get操作 · 类型覆盖与优先级

配置数据库

UVM工厂覆盖

factory重载机制 · 类型与实例覆盖 · override实战技巧

UVM序列与序列项

uvm_sequence_item定义 · uvm_sequence生命周期 · body任务实现

UVM激励生成基础

sequence启动方式 · default_sequence配置 · sequencer与driver交互

UVM事务级建模

TLM通信基础 · put/get/transport端口 · analysis端口与fifo

UVM monitor与driver

driver驱动协议 · monitor采样逻辑 · transaction转换

UVM agent封装

active与passive模式 · agent组件集成 · config对象传递

UVM环境搭建

env组件构建 · connect阶段连线 · run阶段启动sequence

UVM test与testcase

test基类实现 · testcase编写规范 · test复用与扩展

UVM寄存器模型

reg_model构建 · reg_block与reg_map · 前门与后门访问

寄存器reg_model

UVM寄存器测试

reg sequence编写 · 内置寄存器测试 · reg_predictor与adapter

寄存器测试predictor

UVM覆盖率收集

covergroup定义 · transaction级覆盖 · 功能覆盖与代码覆盖

覆盖率covergroup

scoreboard设计模式 · predictor实现 · 比对与错误报告

scoreboard比对

UVM参考模型

reference model构建 · TLM连接 · 数据流同步

参考模型同步

UVM虚拟序列

virtual sequence概念 · 多个sequencer协调 · 复杂场景调度

virtual多sequencer

UVM层次化sequence

sequence嵌套 · subsequence调用 · sequence库管理

UVM随机化策略

constraint模式 · randomize()调用 · 权重与分布控制

随机化约束

UVM回调机制

callback注册与调用 · pre/post body回调 · 回调链管理

UVM消息管理

uvm_report_handler · verbosity控制 · 消息ID与严重性

UVM命令行参数

+UVM_TESTNAME · +uvm_set_config_int · run_test()解析

命令行参数

UVM调试技巧

phase跟踪 · transaction打印 · 波形dump与断点

UVM性能优化

sequence效率 · TLM带宽 · 内存管理与仿真加速

UVM可重用性设计

参数化组件 · 宏定义封装 · 通用VIP架构

UVM多语言支持

SystemVerilog与C/C++ DPI · UVM-ML · 混合仿真

UVM低功耗验证

power sequence · UPF集成 · 低功耗场景构造

UVM断言与SVA

assertion集成 · property定义 · assertion覆盖率

UVM项目实战

完整验证环境搭建 · 回归测试管理 · sign-off checklist