一、覆盖组基础：UVM覆盖组（covergroup）的定义、实例化与基本结构

各位同学，咱们今天聊聊覆盖组。说实话，覆盖组这东西，我刚开始学UVM的时候也觉得挺绕的。但后来做项目多了，发现它其实就是个“统计员”——帮你盯着验证过程中哪些功能点被覆盖到了，哪些还没跑到。

我个人习惯把覆盖组理解成一个“带条件的采样器”。你定义好要采样哪些信号、在什么条件下采样，仿真器就会自动帮你记录。嗯，就这么简单。

1.1 覆盖组是什么？

覆盖组（covergroup）是SystemVerilog里用来描述功能覆盖点的结构。它跟类很像，可以包含变量、函数，还能被实例化。说白了，它就是一套“观察规则”。

我记得第一次用覆盖组时，犯了个低级错误——把覆盖组定义在module里，结果死活编译不过。后来才明白，覆盖组必须定义在类或者interface里。这个坑，我替你们踩过了。

核心要点：覆盖组是用户自定义的类型，需要先定义再实例化。它跟类一样，可以有多个实例。

1.2 覆盖组的基本结构

来看一个最简单的覆盖组长什么样：

covergroup my_first_cg @(posedge clk);
  // 这里放覆盖点
  coverpoint addr;
  coverpoint data;
endgroup

你看，结构很简单。covergroup关键字开头，后面跟名字，再跟采样事件。最后用endgroup收尾。中间就是你要观察的覆盖点。

这里有个细节我想强调一下——采样事件。@(posedge clk)表示在每个时钟上升沿采样。但实际项目中，我经常用@(negedge rst_n)或者直接用手动触发。为什么？因为有些信号在时钟上升沿变化，你这时候采样反而采不到稳定值。你想想看，是不是这个理？

1.3 覆盖组的实例化

定义完覆盖组，你得实例化才能用。实例化有两种方式：

方式 语法 适用场景
自动实例化 在类中直接定义 覆盖组与类生命周期一致
手动实例化 使用new()函数 需要控制实例化时机

自动实例化最常见，比如：

class my_monitor extends uvm_monitor;
  covergroup cg @(posedge clk);
    coverpoint addr;
  endgroup

  function new(string name, uvm_component parent);
    super.new(name, parent);
    cg = new();  // 手动实例化
  endfunction
endclass

注意看，我在new函数里调用了cg = new()。这就是手动实例化。为什么不在定义时自动实例化？因为UVM组件的构建顺序有讲究，我习惯在build_phase里统一做这些事情。

我的经验：覆盖组的实例化最好放在组件的build_phase或new函数中。我曾经试过在connect_phase里实例化，结果采样时机全乱了，查了两天才找到原因。

1.4 覆盖组中的关键元素

一个完整的覆盖组，通常包含这几样东西：

  • 覆盖点（coverpoint）：你要观察的单个信号或表达式
  • 交叉覆盖（cross）：多个覆盖点的组合情况
  • 仓（bins）：把信号值划分成不同的区间
  • 选项（options）：控制覆盖组的行为，比如采样次数、权重等

我画了个图，帮大家理清这些概念之间的关系：

覆盖组结构图 covergroup coverpoint cross options bins bins 多个coverpoint组合 weight/auto_bin_max等 每个coverpoint可以定义多个bins cross用于验证组合覆盖情况 options控制覆盖组的采样行为

1.5 覆盖点的定义与仓（bins）

覆盖点是最基本的单元。你定义一个信号，系统会自动给它分仓。但自动分仓往往不是我们想要的。举个例子：

covergroup addr_cg @(posedge clk);
  coverpoint addr {
    // 手动定义仓
    bins low_range = {[0:63]};
    bins mid_range = {[64:127]};
    bins high_range = {[128:191]};
    bins reserved = {[192:255]};
    // 特殊仓
    bins others = default;
  }
endgroup

你看，我把addr分成了5个仓。低、中、高三个范围，加上保留区和默认仓。这样做的好处是——仿真结束后，我能一眼看出地址落在哪个区间最多。

注意：默认仓（default）会捕获所有没被其他仓覆盖到的值。但如果你用了ignore_bins，那ignore_bins里的值连默认仓都不会进。这个顺序问题，我当年调试了整整一个下午。

1.6 采样事件与触发方式

覆盖组什么时候采样？有三种方式：

  1. 事件触发：在定义时指定@(event)，比如@(posedge clk)
  2. 方法调用：手动调用cg.sample()函数
  3. 全局触发：使用$rose、$fell等系统函数

我个人最喜欢用方法调用。为什么？因为灵活。比如我想在数据有效时才采样：

class my_monitor extends uvm_monitor;
  covergroup cg;
    coverpoint data;
  endgroup

  virtual task run_phase(uvm_phase phase);
    forever begin
      @(posedge vif.clk);
      if (vif.valid) begin
        cg.sample();  // 只在valid有效时采样
      end
    end
  endtask
endclass

这样写，采样时机完全由你控制。不会采到无效数据，覆盖率也更准确。

1.7 避坑指南

最后，分享几个我踩过的坑：

  • 覆盖组定义位置：一定要在类或interface里，不能在module里
  • 实例化时机：在build_phase或new函数里实例化，别在connect_phase里搞
  • 采样时机：注意信号稳定后再采样，别在信号跳变沿采样
  • 仓的定义：能用显式bins就别用自动分仓，否则覆盖率报告看不懂

我曾经有个项目，覆盖率一直卡在85%上不去。查了两天，发现是采样时机不对——我在时钟上升沿采样，但数据在上升沿后才稳定。改成下降沿采样后，覆盖率直接飙到98%。嗯，细节决定成败啊。

好了，覆盖组的基础就讲这么多。记住一句话：覆盖组是你的眼睛，帮你看到验证过程中哪些地方跑到了，哪些地方还没跑到。用好它，你的验证工作会轻松很多。

← 上一章 📖 返回目录 下一章 →