首页
›
芯片设计与FPGA
›
015-UVM验证
›
《UVM时序检查与缺陷定位实战》
VIP20
本课程属于:015-UVM验证
芯片设计与FPGA · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
UVM时序检查与缺陷定位实战
📚 共计 30 章节
01
UVM时序基础
时钟与复位机制 · UVM时间概念 · #delay与时钟边沿对齐 · 时钟分频与倍频建模
时钟域
基础
02
断言基础
SVA概述 · 立即/并发断言 · 序列与属性 · $rose/$fell/$stable
SVA
断言
03
断言实战
assert property嵌入 · 覆盖率收集 · scoreboard联动 · 常见错误
实战
断言
04
时序检查宏
uvm_info时间戳 · uvm_warning/error时序 · `uvm_fatal死锁检测
宏
调试
05
interface时序建模
clocking block · modport方向 · interface断言封装 · 虚拟接口传递
interface
建模
06
时序违例检测
建立/保持时间检查 · 异步同步化 · CDC基础检查
CDC
违例
07
UVM等待机制
uvm_event · uvm_barrier · wait()与@()差异 · uvm_phase跳变
同步
phase
08
时序日志分析
日志时间戳解析 · 波形关联 · 违例日志特征 · 自动化过滤脚本
日志
分析
09
覆盖率驱动时序验证
covergroup时序采样 · cross组合 · 边界覆盖 · 功能+代码覆盖率
覆盖率
时序
10
UVM寄存器模型时序
predict/mirror时序 · 前门/后门延迟 · reg2mem与mem2reg
寄存器
reg_model
11
sequence时序控制
body()时序构造 · p_sequencer时钟句柄 · m_sequencer · 握手时序
sequence
控制
12
driver时序设计
get_next_item()阻塞 · item_done()释放 · 驱动对齐 · pip驱动
driver
时序
13
monitor时序设计
采样窗口 · collector/monitor分离 · 事务级转换 · 被动监测
monitor
采样
14
scoreboard时序
in_order_class_comparator · 无序比较窗口 · 延迟匹配与时间戳对齐
scoreboard
比较
15
时序违例注入
UVM错误注入时序点 · force/release影响 · 时序敏感构造 · 随机扰动
注入
错误
16
死锁检测
死锁场景 · phase超时 · 看门狗定时器 · 自动恢复策略
死锁
恢复
17
时序收敛调试
根因分析 · 波形对比 · delta cycle调试 · 时间零点事件
调试
收敛
18
UVM与形式化验证
形式化时序属性 · testbench协同 · 时序数学证明
形式化
证明
19
时序性能分析
仿真速度与精度 · timescale影响 · timeformat设置 · 权衡
性能
timescale
20
多时钟域验证
异步FIFO验证 · 同步器建模 · 多时钟sequence同步 · clock crossing checker
多时钟
CDC
21
UVM callback时序
pre_body/post_body · transformed callback延迟 · 排序
callback
时序
22
时序随机化
随机延迟约束 · 时序窗口随机化 · 时钟抖动建模 · 违例复现
随机化
抖动
23
UVM TLM时序
TLM put/get阻塞 · analysis_port广播 · FIFO延迟 · transport接口
TLM
通信
24
时序调试工具
print()/sprint()时间 · DVE/Verdi技巧 · waveform dump配置
工具
调试
25
低功耗时序验证
power domain时序 · UPF与UVM交互 · 隔离单元检查 · DVFS验证
低功耗
UPF
26
时序约束管理
sdc约束映射 · False Path/Multi-Cycle验证 · 约束与断言协同
约束
SDC
27
UVM与C/HDL协同仿真
DPI-C时序传递 · VPI接口控制 · 混合仿真同步 · co-simulation挑战
协同
DPI
28
时序回归测试
自动化框架 · 时序敏感test筛选 · 回归稳定性 · 报告生成
回归
自动化
29
时序缺陷定位方法论
二分法定位 · delta cycle追踪 · 波形日志联合调试 · 复现与隔离
方法论
定位
30
综合实战项目
SPI时序验证 · AXI时序验证 · DDR时序验证 · 项目总结与分享
实战
项目
所属VIP或分类
同VIP:SystemVerilog断言与UVM集成验证
同VIP:UVM与SVA断言验证环境设计
同VIP:UVM仿真波形分析与缺陷调试系统