第四章去耦电容基础：电容的频率特性、ESR与ESL、电容的谐振与反谐振、电容选型原则

各位同学，咱们今天聊聊去耦电容。说实话，这玩意儿看着不起眼，但我在PDN项目里踩过的坑，有一半都跟电容选型有关。你想想看，一颗小小的电容，要是没选对，整个芯片的电源噪声就能把你折腾得够呛。

先问大家一个问题：电容是不是频率越高，阻抗就越低？

很多新手会脱口而出「是的」，因为理想电容的阻抗公式是 Z = 1/(2πfC)。但实际电容呢？我当年第一次做PDN仿真时，就天真地以为选个大电容就能搞定所有频段。结果呢？高频噪声一点没压住，芯片照样罢工。

为什么会这样？因为实际电容有寄生参数。它不是一个单纯的电容，而是一个RLC串联网络。看下面这个等效模型：

实际电容等效模型：
    ┌───R_ESR───L_ESL───┐
    │                     │
    └───────C_ideal───────┘

其中R_ESR是等效串联电阻，L_ESL是等效串联电感。这两个家伙，就是让电容在高频下「失效」的元凶。

我习惯把电容的频率特性分成三个区域：

说白了，每个电容都有一个「最佳工作频段」。超出这个频段，它就不好使了。

核心要点：电容的阻抗曲线呈「V」字形。低频段由容性主导，高频段由感性主导。谐振点就是阻抗最低的那个频率。

咱们来细说ESR和ESL。这两个参数，我建议你把它刻在脑子里。

ESR说白了就是电容内部的「内阻」。它会影响什么？

不同电容类型的ESR差异很大：

ESL才是高频去耦的「头号杀手」。你想想看，电容的引脚、内部电极、焊盘、过孔，这些都会引入电感。ESL越大，电容的高频性能就越差。

我给大家一个经验公式：

谐振频率 f_res = 1 / (2π √(L_ESL × C))

当频率超过 f_res 后，电容呈现感性，阻抗开始上升。

举个例子：一个10nF的MLCC，ESL约为0.5nH，谐振频率大约在70MHz左右。超过70MHz，这个电容就不怎么管用了。所以高频去耦，你得用小容值、低ESL的电容。

我的小技巧：0402封装的MLCC比0603封装的ESL更小，因为它的寄生电感更少。高频去耦，尽量选小封装。

很多工程师喜欢把不同容值的电容并联在一起，想覆盖更宽的频段。这个思路没错，但有个坑——反谐振。

我画个图帮你理解：

看到没？两个电容并联后，在它们的谐振频率之间，会出现一个阻抗尖峰——这就是反谐振。反谐振发生时，阻抗可能比单个电容还高，去耦效果反而变差。

我曾经在一个DDR4项目中，用了10nF、100nF、1μF三个电容并联。仿真一看，反谐振峰高达5Ω，刚好落在DDR的工作频率上。结果呢？眼图惨不忍睹。后来我调整了电容组合，才把问题解决。

避坑指南：多电容并联时，相邻电容的容值比不要超过10倍。比如10nF和100nF可以一起用，但10nF和1μF就别放一起了，反谐振会很严重。

讲了这么多理论，咱们来点实际的。电容选型，我总结了一个「六字真言」：小、近、多、低、宽、稳。

我给大家一个常用的电容组合方案：

我的个人习惯：在芯片的每个电源管脚附近，至少放一颗100nF的MLCC。这是「保底」做法。然后根据芯片的工作频率，再补充其他容值的电容。

最后说一句，电容选型没有「万能公式」。每个项目都要根据芯片的电流需求、工作频率、PCB布局来具体分析。我建议你多做几次PDN仿真，看看阻抗曲线，再决定电容方案。别偷懒，仿真能帮你省下不少返工的功夫。

好了，这一章的内容就到这里。电容这东西，看着简单，用好了是神器，用不好就是坑。希望你能把今天讲的这些原则记在心里，下次做PDN设计时少走弯路。

可可精品资料库

第四章 去耦电容基础：电容的频率特性、ESR与ESL、电容的谐振与反谐振、电容选型原则