2. 电源分配网络基础：PDN的组成要素与目标阻抗

做芯片封装设计这么多年，我越来越觉得PDN设计就像给芯片铺一条高速公路。路铺得不好，车就跑不起来。今天咱们聊聊PDN的基础，说白了就是搞清楚电是怎么从电源一路送到芯片内部的。

一个完整的PDN，从源头到终点，一共四段路。我习惯把它们比作供水系统——你想想看，从水厂到你家水龙头，中间得经过主管道、支管道、入户管，最后才是水龙头本身。

VRM就是PDN的源头。它负责把系统电源（比如12V）转换成芯片需要的电压（比如1.0V）。VRM的响应速度有限，一般在几十微秒级别。这意味着什么？当芯片突然需要大电流时，VRM根本来不及反应。

关键参数：VRM的输出阻抗通常在几毫欧到几十毫欧之间。频率越低，阻抗越低。

PCB上的电源层和地层构成了第二段路。这里主要靠平面电容和去耦电容来工作。我记得有个项目，PCB叠层设计没做好，电源层和地层间距太大，导致高频阻抗飙升——嗯，后来改板子花了两周。

封装是连接PCB和芯片的桥梁。封装PDN的设计，说白了就是管理好键合线或TSV的电感。我做过一个BGA封装的项目，电源引脚分配不合理，导致芯片角落的电压比中心低了50mV——这教训太深刻了。

我的经验：封装PDN设计时，电源/地引脚要交错排列，尽量缩短电流路径。每增加1mm的键合线长度，电感大约增加1nH。

最后一段路在芯片内部。从焊盘到标准单元，经过顶层金属、中间层金属，最后到达晶体管。芯片内PDN的阻抗主要由金属层的电阻决定。频率高了，还要考虑集肤效应。

PDN的阻抗不是一条平直线。它随频率变化，像个跷跷板。为什么会这样？因为PDN里有电阻、电感和电容，它们在不同频率下表现不一样。

注意：PDN阻抗在谐振频率点会出现尖峰。这个尖峰如果落在芯片工作频率附近，麻烦就大了。

我习惯把PDN阻抗曲线分成三个区域：

下面这张图展示了PDN阻抗随频率的变化趋势：

目标阻抗是PDN设计的核心指标。说白了，就是给PDN定一个阻抗上限。芯片工作时电流会变化，PDN上就会产生电压波动。这个波动不能超过芯片允许的范围。

目标阻抗公式：

Z_target = (Vdd × Ripple%) / I_transient

其中：

举个例子。一个芯片工作电压1.0V，允许5%的纹波，瞬态电流变化10A。那么目标阻抗就是：

Z_target = (1.0 × 0.05) / 10 = 5mΩ

这意味着PDN在整个工作频段内，阻抗都不能超过5mΩ。听起来简单，做起来可不容易。我遇到过最头疼的情况是——目标阻抗算出来只有1mΩ，但封装引脚电感怎么都降不下去。

避坑指南：我曾经在一个项目中，只算了低频目标阻抗，忽略了高频段。结果芯片在1GHz附近出现严重的电源噪声。后来加了片上去耦电容才解决。记住，目标阻抗要覆盖DC到芯片最高工作频率。

做PDN设计，有几个点我特别在意：

你想想看，PDN设计其实就是在跟寄生参数做斗争。电阻、电感、电容，每个元件都有寄生效应。我常说一句话：PDN设计没有完美的方案，只有最合适的折中。

特别提醒：不要盲目堆电容。电容多了会引入反谐振点，反而让PDN性能变差。我见过一个设计，工程师在PCB上放了200多颗电容，结果阻抗曲线比过山车还刺激。

最后说一句，PDN设计要尽早介入。等芯片封装都定稿了再改PDN，那成本可就高了。我现在的习惯是——芯片设计阶段就开始做PDN仿真，把问题消灭在萌芽状态。

核心要点回顾：

可可精品资料库