2. PDN核心组件解析：电源 bumps、VDD/VSS 网格、电源开关、去耦电容（MIMCAP/MOSCAP）、金属层堆叠与电阻
各位好，我是老陈。今天咱们聊聊PDN里那些“真家伙”。
很多人画版图的时候，觉得PDN就是拉几条粗线、放几个电容完事。其实不然。PDN的每个组件，都像人体的器官——缺一个，或者哪个不好使，整个芯片就得“住院”。
我这些年做过的芯片里，至少有三四颗是因为PDN设计没到位，导致流片回来跑不起来。嗯，那种感觉，你懂的。所以今天我把这些核心组件掰开揉碎了讲给你听。
2.1 电源 bumps：第一道关口
先说说电源bumps。这是芯片和封装之间的“桥梁”。
说白了，电流从PCB进来，先经过封装基板，然后通过bump注入芯片。bump的电阻和电感，直接决定了IR drop和L di/dt噪声。
我个人习惯，在顶层金属上给bump留出足够的空间。别小看这个——我见过一个项目，bump底下只留了一层薄薄的金属，结果电流密度超标，热应力直接把bump拉裂了。
关键参数：
- bump电阻：一般在几毫欧到几十毫欧之间
- bump电感：约10-50 pH，取决于尺寸和间距
- 电流承载能力：每个bump通常能走几百毫安到几安培
避坑指南：我曾经遇到过一个案例，为了省成本，把电源bump的数量砍了一半。结果IR drop直接飙到5%以上，核心电压稳不住。后来只能改版，多花了两个月。所以，bump数量宁多勿少。
2.2 VDD/VSS 网格：芯片的“血管”
网格这东西，说白了就是给电流铺路。你想想看，电流从bump进来，要送到每个标准单元、每个宏单元。没有网格，电流就堵死了。
网格设计有两个核心：线宽和间距。
- 线宽：决定了电阻。线越宽，电阻越小，IR drop越低。但太宽了，布线资源就少了。
- 间距：决定了电感。间距越小，互感越大，高频阻抗越低。
我建议，在顶层金属（比如M9、M10）用宽线、大间距；在底层金属（M1-M3）用窄线、小间距。为什么？顶层金属厚，电阻小，适合走大电流；底层金属薄，但离晶体管近，适合做局部供电。
小技巧：网格的“孔”别太大。我一般控制在10-20微米以内。孔太大，电流绕路走，等效电阻会变大。你可以在仿真里试试，孔从10微米放大到50微米，IR drop能差出10%以上。
2.3 电源开关：省电的“阀门”
电源开关，也叫power switch或header/footer。它的作用很简单：需要的时候打开，不需要的时候关掉，省电。
但这里有个坑——开关的导通电阻（Ron）不能太大。我见过一个设计，开关的Ron做到了100毫欧，结果全速运行时，开关上压降就掉了50mV。核心电压才0.9V，这5%的压降直接让时序崩溃。
设计要点：
- 开关尺寸：通常用厚栅氧器件，耐压高，但Ron也大。需要折中。
- 开关数量：别只放一个。我习惯放多个小开关并联，这样电流分布更均匀。
- 开关控制：用数字信号控制，注意毛刺。我曾经因为控制信号没做同步，导致开关误动作，芯片瞬间掉电。
警告：电源开关的开关速度不能太快。太快了，电流变化率di/dt太大，会在电源网络上激起很大的电压尖峰。我建议开关时间控制在几微秒到几十微秒。
2.4 去耦电容：MIMCAP vs MOSCAP
去耦电容，说白了就是“蓄水池”。电流需求突然变大时，电容先顶上，等电源反应过来再补上。
常用的两种：MIMCAP和MOSCAP。
| 类型 | 优点 | 缺点 | 典型密度 |
|---|---|---|---|
| MIMCAP | 线性度好，漏电小，温度稳定性高 | 需要额外掩模层，成本高 | 1-5 fF/μm² |
| MOSCAP | 密度高，工艺兼容，成本低 | 非线性，漏电大，有电压依赖性 | 5-20 fF/μm² |
我个人习惯：高频去耦用MIMCAP，因为它线性度好，不会因为电压波动而改变容值。低频去耦用MOSCAP，因为密度高，可以放很多。
但注意，MOSCAP在低电压下容值会下降。我遇到过一颗芯片，工作电压从1.2V降到0.9V，MOSCAP的容值直接掉了30%。结果高频噪声压不住了。后来我改用了MIMCAP，问题才解决。
经验之谈：去耦电容不是越多越好。电容太多，谐振频率会偏移，反而可能放大某些频段的噪声。我一般先做阻抗仿真，找到目标阻抗曲线，再反推需要的电容值。
2.5 金属层堆叠与电阻
金属层堆叠，决定了PDN的“骨架”。
现代工艺动辄十几层金属。顶层金属厚，电阻小；底层金属薄，电阻大。你想想看，如果顶层金属电阻是1毫欧/方，底层是100毫欧/方，那同样的电流，底层压降就是顶层的100倍。
典型金属层参数：
- 顶层金属（如M9/M10）：厚度2-4微米，方块电阻1-5 mΩ/□
- 中间层金属（如M5-M8）：厚度0.5-1微米，方块电阻10-50 mΩ/□
- 底层金属（如M1-M3）：厚度0.1-0.3微米，方块电阻50-200 mΩ/□
我建议，电源网格尽量用顶层金属走。底层金属只做局部连接。别把大电流走到底层去，否则IR drop会让你哭的。
小技巧：金属层之间的通孔（via）电阻也不能忽略。一个via的电阻可能在几欧姆到几十欧姆。如果电流很大，via阵列要放够。我一般每个via孔至少留两个冗余，防止工艺偏差导致断路。
2.6 知识体系总览
下面这张图，是我自己画的PDN核心组件关系图。你可以看到，从bump到网格，再到开关和电容，最后落到金属层上，每个环节都环环相扣。
好了，这一章的内容就到这里。记住，PDN不是孤立的设计，每个组件都要协同工作。下一章咱们聊聊PDN的仿真与分析方法，到时候我会拿一个实际项目案例来拆解。
可可精品资料库