3、HDMI物理层设计：FPGA高速收发器（GTP）配置、时钟管理单元（MMCM/PLL）设置、差分输出引脚约束、PCB布局要点、眼图测试入门

好，咱们今天聊点硬核的——HDMI的物理层设计。

说实话，很多初学者一上来就盯着HDMI的协议层、编码层猛啃，觉得那才是核心技术。但我个人经验告诉我，物理层才是真正决定你的HDMI能不能稳定输出1080p@60Hz、甚至4K的关键。你逻辑写得再漂亮，物理层没搞好，出来的画面就是雪花点、闪屏、甚至完全没信号。

这一章，咱们就把HDMI物理层的几个核心模块掰开揉碎了讲：GTP收发器怎么配、时钟怎么管、引脚怎么约束、PCB怎么画、眼图怎么看。嗯，内容不少，但都是干货。

核心知识点一览：

  • GTP收发器：负责高速串行数据的发送与接收
  • MMCM/PLL：为HDMI提供精确的像素时钟和TMDS时钟
  • 差分引脚约束：确保信号完整性的关键
  • PCB布局要点：高速信号的走线艺术
  • 眼图测试：验证物理层质量的终极手段
HDMI物理层设计 GTP收发器配置 MMCM/PLL设置 差分引脚约束 PCB布局要点 眼图测试入门 信号完整性 物理层是HDMI稳定输出的基石 GTP + 时钟 + 约束 + PCB + 眼图 = 完整链路

3.1 FPGA高速收发器（GTP）配置

先说说GTP。说白了，GTP就是FPGA内部用来处理高速串行数据的硬核模块。HDMI的TMDS信号，本质上就是4对高速差分串行数据（3对数据+1对时钟），速率从270Mbps到3.4Gbps不等。

我刚开始做HDMI项目时，总觉得GTP配置特别复杂，各种参数看得眼花。后来发现，其实核心就几个关键点：

  • 参考时钟：GTP需要一个高质量的参考时钟，通常由板上的晶振或MMCM提供。对于HDMI，参考时钟频率一般是像素时钟的整数倍或分数倍。
  • 数据速率：根据分辨率计算。比如1080p@60Hz，像素时钟148.5MHz，TMDS时钟就是148.5MHz，数据速率是3倍，即445.5Mbps每通道。
  • 预加重与均衡：这两个参数直接影响信号质量。预加重是发送端提升高频分量，均衡是接收端补偿高频衰减。我一般先设成默认值，然后根据眼图测试结果微调。

我的小技巧：在Vivado中配置GTP时，直接用IP核向导（7 Series FPGAs Transceivers Wizard）。选择"TX Only"模式（HDMI只需要发送），数据宽度设为10位（因为TMDS是8b/10b编码后的数据），内部数据总线宽度选20位或40位，看你逻辑侧的处理能力。

// GTP配置关键参数示例（Vivado IP核）
// 参考时钟：148.5 MHz
// 线速率：1.485 Gbps（对应720p）或 1.485 Gbps * 3 = 4.455 Gbps（1080p）
// 数据宽度：20位（内部），10位（串行）
// TX预加重：0 dB（默认，后续根据眼图调整）
// TX差分摆幅：800 mV（默认，HDMI标准要求）

3.2 时钟管理单元（MMCM/PLL）设置

时钟是HDMI的心脏。你想想看，像素时钟稍微偏一点，画面就会抖动；抖动大一点，眼图就闭合了。

MMCM和PLL的区别，简单说：PLL只能做整数倍频/分频，MMCM还能做分数倍频，而且有相位调整能力。对于HDMI，我强烈建议用MMCM，因为像素时钟往往不是整数关系。

举个例子：1080p@60Hz需要148.5MHz的像素时钟。如果你的板子上是50MHz晶振，用PLL只能得到50*3=150MHz，差了一点。用MMCM可以精确得到148.5MHz。

时钟树设计要点：

  • 一级MMCM：将板级参考时钟（如50MHz）倍频到像素时钟频率
  • 二级MMCM（或BUFG）：将像素时钟5倍频得到串行时钟（用于GTP的并行侧）
  • 注意：GTP的参考时钟和逻辑时钟必须是同源的，否则会出现跨时钟域问题
// MMCM配置示例（Vivado）
// 输入时钟：50 MHz
// 输出时钟0：148.5 MHz（像素时钟）
// 输出时钟1：742.5 MHz（串行时钟，148.5 * 5）
// 输出时钟2：148.5 MHz（相位偏移90°，用于数据对齐）

MMCME2_BASE #(
  .CLKIN1_PERIOD(20.0),      // 50 MHz输入
  .CLKFBOUT_MULT_F(29.7),    // 倍频系数
  .CLKOUT0_DIVIDE_F(10.0),   // 输出0分频
  .CLKOUT1_DIVIDE(2.0),      // 输出1分频
  .CLKOUT2_DIVIDE(10.0)      // 输出2分频
) mmcm_inst (
  .CLKIN1(clk_50m),
  .CLKOUT0(pixel_clk),       // 148.5 MHz
  .CLKOUT1(serial_clk),      // 742.5 MHz
  .CLKOUT2(pixel_clk_90)     // 148.5 MHz 相位偏移90°
);

注意：MMCM的锁定时间大约在几毫秒到几十毫秒。上电后一定要等LOCKED信号拉高再开始发送HDMI数据，否则前几帧画面会乱掉。我曾经踩过这个坑，调试了整整一天才发现是时钟没锁定就发了数据。

3.3 差分输出引脚约束

HDMI的TMDS信号是差分对，每个通道由P和N两根线组成。在FPGA中，这对应着差分输出引脚对（如IO_L12P_T1U和IO_L12N_T1U）。

约束文件（XDC）里要做的几件事：

  • 引脚分配：把HDMI的4对差分信号分配到FPGA的GTP专用引脚上。注意，GTP的引脚是固定的，不能随便换。
  • 电平标准：设置为TMDS_33（3.3V TMDS电平）或LVDS（如果外部有电平转换芯片）。
  • 电流驱动强度：一般设为12mA或16mA，具体看你的PCB走线长度和阻抗匹配。
# XDC约束示例
# HDMI差分时钟对
set_property PACKAGE_PIN AK12 [get_ports hdmi_clk_p]
set_property PACKAGE_PIN AL12 [get_ports hdmi_clk_n]
set_property IOSTANDARD TMDS_33 [get_ports {hdmi_clk_p hdmi_clk_n}]
set_property SLEW FAST [get_ports {hdmi_clk_p hdmi_clk_n}]
set_property DRIVE 12 [get_ports {hdmi_clk_p hdmi_clk_n}]

# HDMI数据通道0
set_property PACKAGE_PIN AJ12 [get_ports hdmi_data0_p]
set_property PACKAGE_PIN AK13 [get_ports hdmi_data0_n]
set_property IOSTANDARD TMDS_33 [get_ports {hdmi_data0_p hdmi_data0_n}]

# 时序约束：对差分时钟创建周期约束
create_clock -name tmds_clk -period 6.734 [get_ports hdmi_clk_p]  # 148.5 MHz对应6.734ns

经验之谈：差分对的P和N在PCB上必须等长，误差控制在5mil以内。FPGA内部走线已经做了等长处理，但PCB上还是要自己把控。我一般会在约束文件里加上等长约束，让工具自动检查。

3.4 PCB布局要点

PCB布局是物理层设计中最容易被忽视、但影响最大的环节。你想想看，3.4Gbps的信号在PCB上走，稍微一个过孔、一个拐角，信号质量就大打折扣。

我总结了几条铁律：

  1. 差分阻抗控制：TMDS差分对必须控制100Ω差分阻抗。这需要和PCB板厂沟通叠层结构，计算线宽线距。
  2. 等长走线：4对差分线（3数据+1时钟）之间，长度差控制在50mil以内。时钟线最好比数据线稍短一点（5-10mil），因为时钟是源同步的。
  3. 远离干扰源：高速信号远离开关电源、电感、晶振等噪声源。我见过一个案例，HDMI信号和DDR走线挨得太近，画面一直有横纹干扰。
  4. 减少过孔：每对差分线过孔不超过2个。过孔会引入寄生电容和电感，破坏阻抗连续性。
  5. AC耦合电容：HDMI标准要求在发送端串接0.1uF的AC耦合电容。电容要选0402或0603封装，放在靠近FPGA引脚的位置。

PCB布局检查清单：

检查项 要求 优先级
差分阻抗 100Ω ±10% 必须
对内等长 P/N长度差 < 5mil 必须
对间等长 4对线长度差 < 50mil 建议
过孔数量 每对 ≤ 2个 必须
AC耦合电容 0.1uF，靠近发送端 必须
参考层 连续GND层，无分割 必须

3.5 眼图测试入门

眼图是衡量高速信号质量的终极手段。说白了，就是把很多个数据周期的波形叠加在一起，看那个"眼睛"睁得大不大。

为什么要测眼图？因为你的HDMI信号在FPGA内部可能看起来很好，但经过PCB走线、连接器、线缆之后，到了显示器端可能已经面目全非了。眼图能直观地告诉你信号还有多少裕量。

眼图测试的几个关键指标：

  • 眼高（Eye Height）：眼睛垂直方向的开度，代表电压裕量。HDMI要求≥200mV（对于3.3V TMDS）。
  • 眼宽（Eye Width）：眼睛水平方向的开度，代表时间裕量。一般要求≥0.6个UI（单位间隔）。
  • 抖动（Jitter）：信号边沿的随机偏移。总抖动（Tj）应小于0.3UI。
  • 上升/下降时间：一般要求在100ps-200ps之间。

测试步骤：

  1. 准备一台带宽≥4GHz的示波器（推荐Keysight或Tektronix）
  2. 使用差分探头（或SMA转接线）连接到HDMI测试点
  3. 让FPGA发送固定的测试图案（如彩条或棋盘格）
  4. 示波器设置为"眼图模式"，触发方式选"时钟恢复"
  5. 观察眼图是否清晰张开，测量眼高、眼宽、抖动

我记得有一次，板子回来后HDMI死活点不亮。逻辑查了三遍没问题，最后用示波器一看，眼图完全闭合了。原来是PCB上有一对差分线走了不同的层，阻抗不连续导致信号反射。重新改板后，眼图就漂亮了。

常见眼图问题及对策：

  • 眼图闭合：检查阻抗匹配、等长、过孔数量
  • 眼图不对称：检查P/N走线是否等长，AC耦合电容是否匹配
  • 抖动过大：检查电源噪声、参考时钟质量、GTP预加重设置
  • 眼图有"鬼影"：可能是阻抗不连续导致的反射，检查过孔和连接器

好了，这一章的内容就到这里。物理层设计是HDMI项目的硬骨头，但啃下来之后，你会发现后面的逻辑设计反而轻松很多。记住一句话：物理层稳了，整个项目就稳了一半。

可可精品资料库

← 上一章 📖 返回目录 下一章 →