一、DDR基础概念：从SDRAM到DDR5，我们到底在调什么？
各位同学好，我是你们的FPGA硬件加速讲师。今天咱们开篇聊DDR，这玩意儿说实话，是FPGA工程师绕不开的坎儿。我做了十几年硬件加速，见过太多项目在DDR上翻车——不是带宽上不去，就是时序调不通。所以第一节课，咱们先把DDR的底裤扒干净。
你可能会问：「DDR不就是个内存条吗？插上去就能用啊。」嗯，要是真这么简单，我就不用专门开这门课了。在FPGA里调DDR，你得知道它怎么工作的，否则连报错都看不懂。
1.1 DDR内存的发展历程：从SDRAM到DDR5
先简单捋一下历史。DDR的全称是Double Data Rate，双倍数据速率。它的老祖宗是SDRAM（单倍数据速率），那时候一个时钟周期只能传一次数据。
到了DDR时代，事情变了。DDR利用时钟的上升沿和下降沿都传输数据，带宽直接翻倍。我最早接触的是DDR2，那时候觉得400MHz已经很快了。现在回头看，真是小巫见大巫。
| 代际 | 核心频率 | 数据传输速率 | 工作电压 | 我印象最深的特点 |
|---|---|---|---|---|
| SDRAM | 100-133 MHz | 100-133 MT/s | 3.3V | 单边沿传输，简单但慢 |
| DDR | 100-200 MHz | 200-400 MT/s | 2.5V | 双边沿传输，革命性突破 |
| DDR2 | 200-400 MHz | 400-800 MT/s | 1.8V | 预取4位，功耗降低明显 |
| DDR3 | 400-800 MHz | 800-1600 MT/s | 1.5V | 预取8位，我项目里用得最多 |
| DDR4 | 800-1600 MHz | 1600-3200 MT/s | 1.2V | Bank Group架构，带宽翻倍 |
| DDR5 | 1600-3200 MHz | 3200-6400 MT/s | 1.1V | 片上ECC，16n预取，猛 |
你看这个表，每一代DDR的核心频率其实没翻那么多，但数据传输速率翻倍了。为什么？因为预取（Prefetch）技术越来越强。DDR3预取8位，DDR5预取16位。说白了，就是一次读操作，内部搬更多数据出来。
核心观点：DDR的带宽提升，靠的不是频率翻倍，而是预取宽度和架构优化。你在FPGA里调DDR，本质上是在跟这些内部机制打交道。
1.2 DDR的工作原理：存储阵列、行/列地址、预充电、刷新
好，咱们深入一点。DDR内部是个什么结构？
想象一个巨大的表格。行是Row，列是Column。每个单元格存1位数据。你要读写某个数据，得先告诉DDR：我要第几行，第几列。
这就是行/列地址的概念。行地址通过RAS（Row Address Strobe）信号锁存，列地址通过CAS（Column Address Strobe）信号锁存。我刚开始学的时候，老搞混这两个信号。后来我给自己编了个口诀：「先选行，再选列，RAS在前CAS在后。」
但有个问题——每次读写完一行，你得把这一行「关掉」，才能去操作下一行。这个关掉的操作就叫预充电（Precharge）。
预充电说白了，就是把位线上的电压恢复到中间值，为下一次读写做准备。如果你频繁切换行，预充电的时间就会吃掉大量带宽。我在一个图像处理项目里就吃过这个亏——连续读不同行的数据，结果带宽只有理论值的30%。后来改成按行顺序访问，带宽直接拉到85%。
实战技巧：FPGA里写DDR控制器时，尽量让地址连续访问。跨行访问是性能杀手，能避免就避免。
再说刷新（Refresh）。DDR用的是电容存储电荷，电容会漏电。所以你得定期给每一行「充电」，否则数据就丢了。这个操作叫刷新。
刷新频率一般是每行64ms内刷新一次。DDR3和DDR4支持多种刷新模式，比如自刷新（Self-Refresh）和自动刷新（Auto-Refresh）。在FPGA里，如果你用MIG或者类似的IP核，刷新是控制器自动处理的。但你要知道它的存在——因为刷新期间，你不能访问DDR。
注意：刷新会占用带宽。DDR3每行刷新大约需要tRFC时间（约110ns）。如果你有8192行，64ms内要刷完，平均每7.8μs就要刷一次。这个开销在带宽计算里必须算进去。
下面这张图是我画的DDR内部结构简图，帮你理解数据怎么从存储单元跑到IO口：
这张图里，数据从存储阵列出来，经过行译码器选中行，列译码器选中列，然后数据被送到Sense Amp（感测放大器）里放大，最后通过IO接口输出。整个过程需要多个时钟周期，这就是时序参数的由来。
1.3 DDR的关键时序参数：CL、tRCD、tRP、tRAS
好，终于到重点了。DDR的时序参数，是你在FPGA里调DDR时必须面对的。我见过太多人拿着DDR颗粒的datasheet，看到一堆参数就头大。其实核心的就四个：CL、tRCD、tRP、tRAS。
咱们一个一个说。
CL（CAS Latency，列地址选通延迟）
CL是当你发出读命令后，到第一个数据出现在DQ引脚上，需要等多少个时钟周期。说白了就是「读命令发出后，数据要多久才能出来」。
CL越小，延迟越低。DDR4常见的CL值在15-22之间。我调过一个项目，CL从22降到16，读延迟直接少了6个时钟周期。在高速系统里，这6个周期可能就是几十纳秒的差距。
注意：CL是时钟周期数，不是纳秒。同样的CL值，在更高频率下对应的实际时间更短。比如CL=10在800MHz下是12.5ns，在1600MHz下只有6.25ns。
tRCD（RAS to CAS Delay，行地址到列地址延迟）
tRCD是激活一行（RAS）后，到可以发送列地址（CAS）需要等多久。这个时间由DDR内部的行译码和感测放大器稳定时间决定。
我举个例子：你要读某个地址，先发RAS选通行，然后等tRCD时间，再发CAS选通列。如果tRCD是15ns，那这15ns里你什么都干不了。
tRP（Row Precharge Time，行预充电时间）
tRP是关闭当前行（预充电）到打开下一行需要的时间。说白了就是「换行」的代价。
如果你频繁切换行，tRP会吃掉大量带宽。我在一个视频处理项目里，因为数据访问模式是随机的，tRP占了总时间的40%。后来改成按行缓存，tRP开销降到了10%以下。
tRAS（Row Active Time，行激活时间）
tRAS是行激活后，到可以预充电的最小时间。也就是说，一行激活后，你至少得等tRAS时间才能关掉它。
这个参数容易被人忽略。我刚开始做DDR调优时，以为只要tRCD和CL够了就行。结果有一次发现，tRAS设得太短，数据还没读完行就被关了，导致数据错误。那次debug花了我整整两天。
| 参数 | 全称 | 含义 | 典型值（DDR4-3200） | 我的经验 |
|---|---|---|---|---|
| CL | CAS Latency | 读命令到数据输出延迟 | 22 cycles | 越低越好，但受频率限制 |
| tRCD | RAS to CAS Delay | 行激活到列地址发送延迟 | 22 cycles | 影响随机访问性能 |
| tRP | Row Precharge Time | 预充电时间 | 22 cycles | 换行频繁时是瓶颈 |
| tRAS | Row Active Time | 行激活最小时间 | 52 cycles | 设太短会丢数据 |
避坑指南：我曾经在一个项目里，为了追求低延迟，把tRAS设成了最小值。结果跑压力测试时，每10万次读写就出现一次数据错误。后来查了三天，才发现是tRAS不够。记住：时序参数不是越小越好，得看datasheet的推荐值。
这四个参数的关系，可以用一个简单的读操作时序来说明：
// DDR读操作时序（简化版）
// 1. 发送行激活命令（ACTIVATE）
// 2. 等待 tRCD 时间
// 3. 发送读命令（READ） + 列地址
// 4. 等待 CL 时间
// 5. 数据出现在DQ引脚上
// 6. 等待 tRAS 时间后，可以预充电
// 7. 预充电需要 tRP 时间
// 8. 可以激活下一行
// 总延迟 ≈ tRCD + CL + (数据传输时间)
// 行切换开销 ≈ tRP + tRCD你看，一次读操作，从发命令到拿到数据，至少需要tRCD + CL个时钟周期。如果还要换行，还得加上tRP。这就是为什么连续访问同一行比随机访问快得多。
总结一下：DDR的时序参数，说白了就是告诉你「每一步操作要等多久」。在FPGA里调DDR，你得把这些参数配到控制器里，然后根据实际访问模式做优化。下一节课，我会教你怎么在Vivado里配置MIG IP核，把这些参数填进去。
好了，今天的内容就到这儿。DDR的基础概念是后面所有调优工作的基石。你把这些搞懂了，后面学DDR控制器设计、带宽优化、多端口访问，都会轻松很多。
可可精品资料库