4、MIPI D-PHY物理层：差分信号、LP/HS模式、时钟通道与数据通道、眼图测试要点
MIPI D-PHY，说白了就是摄像头和FPGA之间通信的“物理高速公路”。很多刚接触图像采集的同学，总觉得这层是协议栈里最底层的，随便连连就行。嗯，我当年也这么想，结果第一次调MIPI接口时，波形乱成一团，图像全是雪花点。后来才明白，D-PHY物理层要是没搞定，上层协议再牛也白搭。
4.1 差分信号：为什么非要用两根线？
MIPI D-PHY用的是低压差分信号（LVDS）。你想想看，一根信号线传数据，容易受干扰。但用两根线，一根传正相，一根传反相，接收端一减，噪声就被抵消了。
核心参数：
- 差分电压摆幅：HS模式下典型值200mV（100mV-300mV可调）
- 共模电压：约200mV（LP模式下会变到1.2V）
- 阻抗要求：差分阻抗100Ω ±10%
我个人的经验：PCB走线时，差分对的两根线必须等长，误差控制在5mil以内。我曾经在一个项目里偷懒，差了20mil，结果眼图直接闭合了。后来老老实实做了蛇形走线补偿，问题才解决。
4.2 LP/HS模式：两种工作状态
MIPI D-PHY有两种模式：低功耗模式（LP）和高速模式（HS）。为什么要搞两套？说白了，LP省电，HS跑得快。
LP模式：
- 电压摆幅1.2V，速率低（≤10Mbps）
- 用于控制信号传输（比如唤醒、同步）
- 功耗极低，适合待机状态
HS模式：
- 电压摆幅200mV，速率高（80Mbps-2.5Gbps per lane）
- 用于图像数据的高速传输
- 需要稳定的参考时钟和匹配阻抗
避坑指南：我曾经遇到一个奇怪的问题——摄像头偶尔不输出图像。抓波形发现，LP转HS的时序不对。MIPI规范要求LP→HS的切换时间必须在特定范围内（通常几十纳秒）。如果FPGA的IO延时配置不对，这个切换就会失败。后来我在代码里加了延时校准，问题就消失了。
4.3 时钟通道与数据通道
MIPI D-PHY的通道分为两种：时钟通道（Clock Lane）和数据通道（Data Lane）。时钟通道是单条的，数据通道可以是1条、2条或4条。
时钟通道：
- 提供差分时钟信号（DDR模式，上升沿和下降沿都采样）
- 频率等于数据速率的一半（例如1Gbps数据速率，时钟500MHz）
- 必须保证时钟抖动小，否则数据采样会出错
数据通道：
- 每个通道独立传输数据
- 数据在时钟的上升沿和下降沿各传1bit（DDR）
- 多通道可以并行传输，提高带宽
我建议：设计时先确定需要的总带宽。比如1080p@60fps，RGB888格式，大概需要3Gbps带宽。用4条数据通道，每条750Mbps，时钟375MHz，这样留有余量。别把通道跑满，否则眼图会很难看。
4.4 眼图测试要点
眼图是衡量信号质量的“照妖镜”。我每次调MIPI接口，第一件事就是抓眼图。眼图不好，后面全是白费功夫。
眼图测试关键指标：
| 指标 | 要求 | 说明 |
|---|---|---|
| 眼高 | ≥100mV | 眼图垂直开口，太小说明噪声大 |
| 眼宽 | ≥0.5UI | 眼图水平开口，太小说明抖动大 |
| 抖动 | ≤0.2UI | 包括随机抖动和确定性抖动 |
| 共模电压 | 200mV±50mV | HS模式下共模电压要稳定 |
测试步骤：
- 用示波器（带宽≥4GHz）连接差分探头
- 触发方式选时钟通道的上升沿
- 采集至少1000个UI的数据
- 用示波器的眼图功能自动测量
注意：我曾经遇到一个案例，眼图看起来不错，但图像偶尔有坏点。后来发现是时钟通道的抖动过大，导致数据采样位置偏移。解决办法是在FPGA内部加一个DLL（延迟锁相环）来调整采样相位。嗯，这个坑我踩过，所以提醒大家——别只看眼图形状，还要看抖动指标。
4.5 知识体系结构图
下面这张图总结了MIPI D-PHY物理层的核心知识点，方便你快速回顾：
这张图把四个核心模块串起来了。你想想看，差分信号是基础，LP/HS模式是工作状态，时钟和数据通道是传输结构，眼图测试是验证手段。缺一个，整个链路就出问题。
我的调试习惯：每次上板前，先用示波器抓一下时钟通道的眼图。如果眼图干净，再抓数据通道。如果眼图不好，先查PCB走线，再查电源噪声，最后查FPGA的IO配置。按这个顺序排查，90%的问题都能解决。
好了，MIPI D-PHY物理层就聊到这儿。记住一句话：物理层是地基，地基不稳，楼盖得再高也得塌。下一节我们会进入协议层，看看数据是怎么打包和解包的。
可可精品资料库