第4章：行缓冲器设计：FIFO与Shift Register实现行缓存，双缓冲与乒乓操作
行缓冲器，说白了就是图像处理流水线里的「临时仓库」。
你想想看，图像数据是一行一行进来的。但很多算法，比如3x3滤波、边缘检测，都需要同时访问好几行数据。这时候怎么办？总不能让整帧图像都等着吧。行缓冲器就是干这个的——它把前面几行数据暂存起来，等后面行到了，一起送给处理单元。
我个人习惯把行缓冲器分成两类：FIFO实现和Shift Register实现。两种我都用过，各有各的脾气。
4.1 FIFO实现行缓存
FIFO实现行缓存，是最直接的想法。每来一行数据，就往FIFO里写。需要上一行数据时，就从FIFO里读。
我在项目中遇到过一个问题：FIFO的深度怎么定？很简单，等于图像宽度。比如1920x1080的图像，FIFO深度就是1920。为什么？因为你要存一整行嘛。
核心要点：FIFO深度 = 图像行宽（像素数）
代码实现大概是这样的：
// FIFO行缓冲器示例
module line_buffer_fifo #(
parameter DATA_WIDTH = 8,
parameter LINE_WIDTH = 1920
)(
input wire clk,
input wire rst_n,
input wire wr_en,
input wire [DATA_WIDTH-1:0] wr_data,
output wire [DATA_WIDTH-1:0] rd_data,
output wire fifo_empty
);
// 使用Xilinx FIFO原语或自己写一个
// 深度 = LINE_WIDTH
// 注意：读使能由外部控制，通常与写使能错开一拍
fifo_generator #(
.FIFO_DEPTH(LINE_WIDTH),
.DATA_WIDTH(DATA_WIDTH)
) u_fifo (
.clk(clk),
.rst_n(rst_n),
.wr_en(wr_en),
.wr_data(wr_data),
.rd_en(rd_en),
.rd_data(rd_data),
.empty(fifo_empty)
);
endmodule小技巧：FIFO的读使能最好比写使能晚一拍。这样读出来的数据就是上一行的对应像素，时序上刚好对齐。
4.2 Shift Register实现行缓存
Shift Register实现行缓存，说白了就是用一堆寄存器把数据串起来。每来一个像素，所有寄存器里的数据都往后移一位。
嗯，这里要注意：Shift Register的深度也是行宽。但它的好处是——你可以同时访问任意位置的像素。比如你想取第5个和第100个像素，Shift Register可以做到，FIFO就不行。
// Shift Register行缓冲器
module line_buffer_sr #(
parameter DATA_WIDTH = 8,
parameter LINE_WIDTH = 1920
)(
input wire clk,
input wire rst_n,
input wire shift_en,
input wire [DATA_WIDTH-1:0] data_in,
output wire [DATA_WIDTH-1:0] data_out // 最后一级输出
);
reg [DATA_WIDTH-1:0] shift_reg [0:LINE_WIDTH-1];
integer i;
always @(posedge clk or negedge rst_n) begin
if (!rst_n) begin
for (i = 0; i < LINE_WIDTH; i = i + 1)
shift_reg[i] <= 0;
end else if (shift_en) begin
shift_reg[0] <= data_in;
for (i = 1; i < LINE_WIDTH; i = i + 1)
shift_reg[i] <= shift_reg[i-1];
end
end
assign data_out = shift_reg[LINE_WIDTH-1];
endmodule警告：Shift Register在行宽很大时（比如4K图像），会消耗大量寄存器资源。我曾经在一个1920宽度的项目里用了Shift Register，结果LUT和FF直接爆了。后来老老实实换成了BRAM实现的FIFO。
4.3 双缓冲与乒乓操作
双缓冲和乒乓操作，这两个概念经常被混在一起说。我理一下：
- 双缓冲：两个缓冲区，一个用于写入，一个用于读出。读写可以同时进行。
- 乒乓操作：两个缓冲区轮流切换角色。这一帧写A读B，下一帧写B读A。
说白了，乒乓操作是双缓冲的一种具体实现方式。在图像流水线里，我们经常用乒乓操作来实现「无停顿」的数据流。
为什么需要乒乓？因为图像处理通常是帧级别的。一帧图像处理完，下一帧才能开始。如果只有一个缓冲区，处理完一帧后必须等缓冲区清空，才能开始下一帧。乒乓操作让两帧之间无缝衔接。
下面这张图展示了乒乓操作的核心逻辑：
上图展示的是：当前帧正在写入缓冲区A，同时从缓冲区B读出上一帧的处理结果。下一帧到来时，角色互换——写入B，读出A。这就是乒乓操作的精髓。
4.4 实战对比：FIFO vs Shift Register
| 对比项 | FIFO实现 | Shift Register实现 |
|---|---|---|
| 资源消耗 | BRAM（块RAM），大容量时省资源 | LUT+FF，小容量时方便，大容量时爆炸 |
| 访问灵活性 | 只能顺序读写，不能随机访问 | 可以访问任意位置的像素 |
| 时序控制 | 简单，FIFO自带空满标志 | 需要自己控制移位使能 |
| 适用场景 | 标准行缓存，3x3/5x5滤波 | 需要多路并行访问的算法 |
| 最大行宽 | 无限制（取决于BRAM容量） | 建议不超过1024像素 |
我的建议：如果行宽超过1024，优先用FIFO。如果行宽很小（比如128以内），而且需要随机访问，用Shift Register。我曾经在一个640x480的项目里用了Shift Register，结果综合报告显示寄存器用了30%，其实完全可以用FIFO省下来。
4.5 避坑指南
做行缓冲器设计，有几个坑我踩过，分享给你：
- FIFO深度不够：我曾经以为FIFO深度等于行宽就够了，结果忘了考虑行同步信号的空档期。实际上，FIFO深度最好比行宽大4-8个像素，留点余量。
- 读写时钟域不同：如果输入和输出是不同时钟域，FIFO必须用异步FIFO。我见过有人直接用同步FIFO跨时钟域，结果数据全乱了。
- 乒乓切换时机：乒乓操作切换时，一定要等当前帧完全写入完成，再切换。否则会出现「撕裂」——一帧图像里混了两帧的数据。
- 复位状态：系统复位时，所有缓冲区必须清零。否则上电后第一帧数据里会有垃圾值。
曾经有一次：我在一个1080p的项目里，用了双缓冲乒乓操作。结果发现帧率死活上不去。查了半天，原来是乒乓切换逻辑里加了一个不必要的握手信号，导致每帧之间多了几个时钟周期的延迟。去掉之后，帧率直接翻倍。嗯，有时候「过度设计」比「设计不足」更可怕。
行缓冲器设计，说白了就是「空间换时间」。用一点存储资源，换来流水线的不停顿。FIFO和Shift Register各有千秋，双缓冲和乒乓操作则是让流水线「永不停歇」的关键。选哪种方案，取决于你的行宽、资源预算和访问需求。