第4章差分信号与单端信号：原理、共模抑制与应用场景

各位工程师朋友，今天我们来聊聊信号传输中的两个基本概念——差分信号和单端信号。说实话，我刚入行那会儿，总觉得差分信号就是两根线走一起，没什么特别的。直到有一次，我在一个高速ADC项目中，因为没处理好差分对的等长问题，导致整个系统信噪比掉了10dB……嗯，从那以后，我再也不敢小看这个“两根线”的学问了。

4.1 差分信号的基本原理

差分信号，说白了就是用两根线来传输一个信号。一根走正相（P），一根走反相（N）。接收端看的是两根线之间的电压差，而不是对地的电压。

为什么会这样设计？你想想看，如果外界有噪声干扰，它会同时耦合到P线和N线上。接收端只关心V_P - V_N，噪声就被抵消掉了。这就是差分信号最核心的优势——抗干扰。

核心公式：

V_diff = V_P - V_N

V_common = (V_P + V_N) / 2

我习惯用这个比喻来理解：差分信号就像两个人抬着一桶水走路。如果地面不平（噪声），两个人同时颠簸，但桶里的水（信号差）基本不受影响。单端信号呢？就像一个人拎着水桶，地面一颠，水就洒了。

4.2 共模抑制比（CMRR）

共模抑制比是衡量差分信号抗干扰能力的关键指标。它的定义是：

CMRR = 20 * log10(Ad / Ac)

其中Ad是差模增益，Ac是共模增益。CMRR越高，说明电路对共模噪声的抑制能力越强。

我在项目中遇到过这样一个坑：某次设计了一个LVDS接收器，仿真时CMRR有80dB，但实际测试只有50dB。查了半天，发现是PCB上差分对的两根线长度差了2mm。就这2mm，让共模噪声变成了差模噪声，直接拉低了CMRR。

避坑指南：

我曾经因为差分对不等长，导致高速信号眼图闭合。记住：差分对等长不是“差不多就行”，而是要做到±5mil以内。尤其是10Gbps以上的信号，每1mil的偏差都可能带来问题。

4.3 单端信号的应用场景

单端信号虽然抗干扰能力不如差分，但它有自己不可替代的优势。我总结了几点：

引脚数量少：一根线传一个信号，节省IO资源
功耗低：不需要额外的驱动器和接收器
设计简单：走线、匹配都容易处理
成本低：PCB层数可以更少，连接器更便宜

那么什么时候该用单端？我个人经验是：

低频信号（< 100MHz）：比如I2C、SPI、UART这些，单端完全够用
板内短距离传输：同一块PCB上，走线长度小于5cm时，单端噪声可以接受
对成本敏感的设计：消费电子里，能省一个连接器就是几毛钱的利润

小技巧：

如果你不得不在高速场景下用单端信号，我建议在信号线旁边加一条地线（guard trace），间距控制在3倍线宽以内。这样能提供一定的屏蔽效果。我在一个DDR3项目中用过这个办法，效果还不错。

4.4 差分 vs 单端：如何选择？

这里我画了一张对比图，帮你快速决策：

4.5 实际设计中的注意事项

最后，分享几个我在实际项目中踩过的坑：

差分信号设计要点：

等长：两根线长度差控制在5mil以内
等距：保持恒定间距，避免阻抗突变
避免过孔：如果必须用过孔，成对打孔
参考平面：确保差分对下方有完整的参考地平面

我曾经犯过的错：

有一次设计USB 3.0的差分对，我为了绕等长，在走线上加了一个“蛇形绕线”。结果绕线间距太小，产生了串扰。后来我查了资料才知道，蛇形绕线的间距至少要大于3倍线宽。从那以后，我每次绕等长都会检查间距。

单端信号虽然简单，但也有它的讲究。比如地弹噪声——当多个单端信号同时翻转时，地平面上的电流会瞬间增大，导致地电位波动。我建议在关键的单端信号旁边放一个去耦电容，距离越近越好。

好了，关于差分信号和单端信号，今天就聊到这里。记住一句话：没有的好坏，只有合适的选择。下次做设计时，先问问自己——这个信号的速度有多快？传输距离有多远？噪声环境怎么样？想清楚了再决定用哪种方式。

课后小练习：

找一块你手头的开发板，看看上面的高速接口（比如HDMI、USB、以太网）用的是差分还是单端？用万用表量一下差分对的阻抗，看看是不是100Ω左右。