一、功耗基础概念：动态功耗、静态功耗、短路功耗、漏电流功耗

各位工程师朋友，咱们今天聊聊功耗的四个基本概念。说实话，我刚入行那会儿，觉得功耗就是「芯片发热多少」这么简单。直到有一次，我负责的一个28nm项目，芯片跑起来烫得能煎鸡蛋，才真正意识到——功耗这东西，不搞清楚是要出大事的。

好，咱们一个一个来拆解。

1.1 动态功耗——芯片工作的「主力耗电」

动态功耗，说白了就是芯片在干活时消耗的能量。你想想看，CMOS电路里，信号从0变1、从1变0，这个过程需要给电容充放电，能量就这么消耗掉了。

公式很简单：

P_dynamic = α × C_load × Vdd² × f

其中：

• α —— 翻转活动因子（0到1之间）
• C_load —— 负载电容
• Vdd —— 供电电压
• f —— 工作频率

我在项目中遇到过一件事：一个AI加速器芯片，跑神经网络时动态功耗飙到15W，但跑空闲任务时只有2W。为什么？因为活动因子α差太多了。神经网络里，几乎每个门都在翻转，α接近0.5；空闲时大部分门都闲着，α只有0.01左右。

1.2 静态功耗——芯片「待机也在耗电」

静态功耗，就是芯片啥也不干时也在消耗的能量。嗯，这里要注意，它跟频率没关系，只跟电压和漏电流有关。

公式：

P_static = I_leakage × Vdd

静态功耗的来源主要是两个：

• 亚阈值漏电流 —— 晶体管关不彻底，电流偷偷溜过去
• 栅极漏电流 —— 栅氧化层太薄，电子直接隧穿过去

1.3 短路功耗——信号翻转时的「瞬间短路」

短路功耗，很多人容易忽略它。其实它发生在信号翻转的那一瞬间——PMOS和NMOS同时导通，电源到地直接短路，电流哗地一下流过去。

我习惯用一个比喻：就像你开关灯，开关在中间位置时，火线和零线是通的，会打火花。CMOS电路也一样，翻转瞬间，两个管子都开着，形成短路电流。

短路功耗的大小取决于：

• 输入信号的上升/下降时间 —— 越慢，短路时间越长
• 晶体管的驱动强度 —— 驱动越强，短路电流越大

1.4 漏电流功耗——晶体管的「关不断」问题

漏电流功耗，其实是静态功耗的主要组成部分。但为什么单独拿出来说？因为随着工艺微缩，漏电流越来越严重。

漏电流有几种：

1. 亚阈值漏电流 (Isub) —— 阈值电压越低，漏电越大
2. 栅极漏电流 (Igate) —— 栅氧厚度小于2nm时，隧穿效应明显
3. 栅极感应漏电流 (GIDL) —— 漏端高电场导致
4. PN结漏电流 —— 反向偏置的PN结漏电

漏电流类型	主要影响因素	典型占比（28nm）
亚阈值漏电流	阈值电压、温度	60-70%
栅极漏电流	栅氧厚度、电压	15-25%
GIDL	漏端电压、工艺	5-10%
PN结漏电流	温度、掺杂浓度	5-10%

知识体系总览

下面这张图，把四种功耗的关系和物理原理串起来了。我个人习惯用这种图来给团队做培训，一目了然。

四种功耗的关系与权衡

实际芯片中，这四种功耗不是孤立的。我举个例子：

• 降低电压Vdd → 动态功耗平方级下降，但静态功耗也下降，同时时序变差
• 降低阈值电压Vth → 速度变快，但亚阈值漏电流指数级增加
• 使用高K金属栅极 → 栅极漏电流降低，但工艺成本上升

好了，功耗基础概念就聊到这儿。记住一句话：动态功耗是「干活的钱」，静态功耗是「房租」，短路功耗是「开关时的损耗」，漏电流是「关不紧的水龙头」。搞清楚了这些，后面咱们再聊怎么收敛它们。