第一章：课程导论与开发环境搭建
大家好，欢迎来到《AXI总线图像加速实战案例》课程。
我是你们的老朋友，一个在FPGA和图像处理领域摸爬滚打了十几年的工程师。今天咱们开始第一讲，聊聊这门课到底要学什么，以及怎么把吃饭的家伙——开发环境给搭起来。
1.1 AXI总线简介：为什么它这么重要？
先说说AXI总线。你想想看，一个复杂的FPGA系统里，CPU、内存、外设、加速器……这么多模块要互相通信，总得有个规矩吧？AXI就是ARM公司定下的这个规矩。
AXI全称是Advanced eXtensible Interface，属于ARM的AMBA总线家族。说白了，它就是一套高速、高性能的片上互联协议。我个人习惯把它比作「高速公路」——数据就是车，AXI协议就是交通规则。
AXI总线的三个核心特点：
- 高性能：支持突发传输，一次握手就能传一堆数据，效率极高。
- 独立通道：读地址、读数据、写地址、写数据、写响应，五个通道各走各的，互不干扰。
- 乱序传输：支持事务ID，后发的请求可以先完成，充分利用总线带宽。
我在项目中遇到过一个问题：一个图像处理模块需要从DDR里读数据，但每次只读一个像素，结果总线利用率不到10%。后来改成AXI突发传输，一次读64个像素，性能直接翻了6倍。嗯，这就是AXI的威力。
1.2 图像加速概述：FPGA凭什么能加速？
图像处理，说白了就是像素运算。一张1920x1080的图像，有200多万个像素。CPU是一个一个算，FPGA可以一排一排算，甚至整张图并行算。
为什么会这样？因为FPGA的本质就是硬件电路。你可以把算法直接「烧」进逻辑门里，没有指令取指、译码的开销，延迟极低。
我的经验：图像加速的瓶颈往往不在计算，而在数据搬运。CPU算得快，但数据从内存搬到CPU的时间更长。FPGA配合AXI总线，可以直接从DDR里「流式」读取数据，边读边算，这才是真正的加速。
举个例子：一个3x3的卷积核，在CPU上需要9次乘加运算，还要处理边界。在FPGA上，你可以用9个乘法器同时算，一个时钟周期就出结果。你想想看，这速度能不快吗？
1.3 Vivado开发环境搭建：工欲善其事，必先利其器
好，理论说完了，咱们来点实际的。Vivado是Xilinx（现在是AMD）的官方开发工具，咱们这门课所有实验都基于它。
安装步骤（我建议你按这个顺序来）：
- 下载安装包：去AMD官网下载Vivado HLx版本，建议选WebPACK（免费版），功能足够用。
- 选择组件：安装时记得勾选「Vivado HL System Edition」和「Zynq-7000」器件支持。我曾经因为没勾选Zynq支持，折腾了半天才发现。
- 安装路径：不要有中文和空格！不要有中文和空格！重要的事说两遍。我见过有人装在「D:\开发工具\Vivado」下，结果编译报错，改回英文路径就好了。
- License配置：WebPACK版不需要额外License，直接使用即可。如果你有企业版License，记得在Help菜单里加载。
避坑指南：我曾经在Windows 11上安装Vivado 2019.1，结果死活打不开。后来发现是版本兼容性问题。建议使用Vivado 2020.1及以上版本，对Win10/Win11支持更好。
1.4 Zynq开发板介绍：我们的实验平台
咱们这门课用的是Zynq-7000系列开发板。Zynq是个好东西，它把ARM处理器（PS）和FPGA逻辑（PL）集成在一个芯片里，中间用AXI总线连接。
Zynq的核心架构：
| 组成部分 | 功能描述 | 我的评价 |
|---|---|---|
| PS（处理系统） | 双核Cortex-A9，运行Linux或裸机程序 | 相当于大脑，负责调度和控制 |
| PL（可编程逻辑） | FPGA逻辑资源，实现自定义加速器 | 相当于肌肉，负责高速计算 |
| AXI互联 | 连接PS和PL的高速通道 | 相当于神经网络，传输数据 |
我个人习惯用ZedBoard或者Zynq-7020的开发板。如果你手头没有，用QEMU仿真也行，但效果肯定不如真板子。
1.5 本章知识体系总览
为了让你更直观地理解本章内容，我画了一张图。这张图展示了AXI总线、图像加速、Vivado工具和Zynq开发板之间的关系。
这张图你看懂了吗？四个知识点围绕一个核心。AXI总线是通信基础，图像加速是应用目标，Vivado是开发工具，Zynq是硬件平台。缺一不可。
我的建议：初学者不要急着上手写代码。先把这张图印在脑子里，搞清楚每个模块是干什么的，它们之间怎么配合。磨刀不误砍柴工，真的。
好，第一章就到这里。环境搭好了，概念理清了，下一章咱们就开始动手写第一个AXI接口的IP核。嗯，到时候你会觉得，原来AXI也没那么神秘。
可可精品资料库