3. 宽禁带器件结构建模

宽禁带器件的电热耦合仿真精度，首先取决于结构模型是否忠实反映了真实器件的几何、掺杂与材料分布。Sentaurus Structure Editor（SDE）提供了两种互补的建模途径：一是基于图形界面的交互式建模，适合快速搭建和可视化检查；二是基于Scheme命令语言的脚本化建模，适合参数化、可复现和批量生成。本节以SiC MOSFET和GaN HEMT为典型对象，说明如何用SDE构建二维/三维结构，并定义掺杂分布、栅极与钝化层等关键几何。

一、建模前的坐标与单位约定

在SDE中，所有几何坐标默认以微米（μm）为单位，二维结构使用x方向（水平）和y方向（垂直，向上为正）两个坐标轴。对于功率器件，通常将器件表面设在y=0，衬底底部设在y为负值处，这样沟道、漂移区和衬底的位置关系与能带图、电场分布图的纵轴方向一致。三维结构在此基础上增加z方向，用于描述器件宽度方向的周期性或单元结构。建模前必须明确这一约定，并在后续掺杂、电极和网格定义中保持一致，否则会出现电极位置错位或掺杂区悬空的问题。

二、SiC MOSFET的二维结构构建

以一款1200V平面栅SiC MOSFET为例，其典型结构包含n+源区、p-body区、n-漂移区、n+衬底、栅氧化层、多晶硅栅、源极金属、漏极金属以及层间介质和钝化层。使用Scheme命令语言构建时，核心思路是“先定义区域，再定义掺杂，最后定义电极和网格”。

(sdegeo:create-rectangle (position 0 -5 0) (position 5 0 0) "SiliconCarbide" "drift")
(sdegeo:create-rectangle (position 0 -5 0) (position 5 -4.5 0) "SiliconCarbide" "substrate")
(sdegeo:create-rectangle (position 0 0 0) (position 1 0.05 0) "SiO2" "gateox")
(sdegeo:create-rectangle (position 0 0.05 0) (position 1 0.35 0) "PolySilicon" "gate")
(sdegeo:create-rectangle (position 1 0 0) (position 2 0.5 0) "SiO2" "ild")
(sdegeo:create-rectangle (position 2 0 0) (position 5 0.5 0) "SiO2" "passivation")

上述命令依次创建了漂移区、衬底、栅氧化层、多晶硅栅、层间介质和钝化层。其中漂移区厚度5μm、宽度5μm，栅氧化层厚度0.05μm，多晶硅栅厚度0.3μm，这些数值属于教学示例参数，实际器件需根据击穿电压和阈值电压要求调整。钝化层覆盖在栅极以外的区域，用于抑制表面漏电和电场集中。

掺杂定义通过解析函数或常数掺杂实现。例如，p-body区可用高斯分布描述，峰值浓度设在y=0.5μm附近，结深约1μm；n+源区用浅结高浓度掺杂，浓度约1×10²⁰cm^-3；漂移区采用均匀掺杂，浓度约5×10¹⁵cm^-3。在SDE中可用sdedr:define-constant-profile和sdedr:define-gaussian-profile分别定义，再通过sdedr:refine-window将掺杂绑定到对应区域。

三、GaN HEMT的二维结构构建

GaN HEMT的核心是AlGaN/GaN异质结界面处形成的二维电子气（2DEG）。其典型结构自下而上为：衬底（如SiC或Si）、GaN缓冲层、GaN沟道层、AlGaN势垒层、钝化层，以及源、栅、漏三个电极。与SiC MOSFET不同，GaN HEMT通常不需要p-body和n+源区，而是依靠极化效应在异质结界面产生高浓度2DEG。

(sdegeo:create-rectangle (position 0 -3 0) (position 4 0 0) "GaN" "buffer")
(sdegeo:create-rectangle (position 0 0 0) (position 4 0.025 0) "AlGaN" "barrier")
(sdegeo:create-rectangle (position 0 0.025 0) (position 4 0.1 0) "Si3N4" "passivation")
(sdegeo:create-rectangle (position 0.5 0.025 0) (position 1.0 0.125 0) "Metal" "gate")
(sdegeo:create-rectangle (position 0 0.025 0) (position 0.3 0.125 0) "Metal" "source")
(sdegeo:create-rectangle (position 3.7 0.025 0) (position 4 0.125 0) "Metal" "drain")

这里GaN缓冲层厚度3μm，AlGaN势垒层厚度25nm，Si₃N₄钝化层厚度75nm，栅长0.5μm，源漏间距3.7μm。AlGaN中Al组分通常取0.2~0.3，用于调节极化电荷密度和阈值电压。在SDE中，AlGaN材料需通过sdematerials:define-material定义其组分和能带参数，否则后续仿真无法正确计算极化效应。

四、掺杂分布与网格细化

掺杂分布直接决定器件的阈值电压、击穿电压和导通电阻。在SDE中，掺杂定义与几何区域是分离的：先创建区域，再通过掺杂窗口将掺杂剖面映射到区域上。对于SiC MOSFET的p-body区，常用高斯分布，峰值浓度约1×10¹⁸cm^-3，结深约1μm；对于GaN HEMT，AlGaN势垒层中的极化电荷通常以面电荷形式在异质结界面处定义，浓度约1×10¹³cm^-2，对应2DEG面密度。

网格细化是结构建模中容易被忽视但影响仿真收敛和精度的关键步骤。在沟道、异质结界面、栅氧化层和pn结附近，网格间距应显著小于其他区域。例如，SiC MOSFET的沟道区网格间距可设为0.01μm，漂移区可放宽至0.1μm；GaN HEMT的AlGaN/GaN界面处网格间距应小于1nm，以准确捕捉2DEG的量子化效应。SDE中可通过sdedr:refine-window在指定矩形窗口内设置细化参数，实现局部加密。

五、三维结构构建与注意事项

三维结构构建与二维类似，但需在z方向增加几何定义。对于功率器件，通常利用周期性或对称性只构建一个单元，再通过边界条件模拟重复结构。三维建模的计算量显著增加，因此应优先在二维完成掺杂和网格调试，确认无误后再扩展到三维。三维结构中，电极通常定义为面或体，需注意电极与半导体区域的接触面是否正确绑定，否则会出现电流无法注入的问题。