1. PERC验证在IC设计流程中的定位

在先进工艺节点下，版图通过DRC和LVS检查，只说明几何图形合法、网表与版图一致，并不代表芯片在电气上安全。一根宽度合规的电源线，如果只靠一个过孔连接到下层金属，电迁移和IR Drop仍可能在寿命期内把它烧断；一条信号线如果跨越了不同电源域，ESD电流可能找不到泄放路径而击穿栅氧。PERC（Programmable Electrical Rule Check，可编程电气规则检查）正是为填补这一空白而出现的验证环节，它把检查对象从"图形与连接"推进到"电流、电压、电位与器件应力"。

从DRC/LVS到PERC的演进逻辑

DRC回答"能不能造出来"，LVS回答"连得对不对"，两者都建立在几何与拓扑层面。而可靠性问题的本质是物理量越界：某段金属的电流密度超过工艺允许的Jmax，某个MOS管的Vgs或Vds超过器件耐压，某个节点的电位差超过栅氧击穿阈值。这些量无法由DRC的间距规则或LVS的网表比对直接给出，必须结合版图的寄生参数、器件的工作状态和电流路径来推算。PERC的定位就是在DRC/LVS之后、签核（Sign-off）之前，用可编程的规则语言描述这些电气约束，并借助版图提取出的寄生网络与器件模型完成判定。

它与传统ERC（Electrical Rule Check）的区别在于"可编程"。传统ERC通常只做浮空栅、电源短路、衬底未连接等固定检查；PERC允许工程师用类似Tcl的规则语言自定义遍历逻辑，例如"从每个PAD出发，沿ESD放电路径搜索，若在到达电源轨之前遇到超过两级串联二极管则报错"，这类规则无法用固定检查项表达。

PERC要解决的可靠性问题

PERC覆盖的电气问题大致可分为四类。第一类是ESD放电路径问题：从每个I/O PAD到电源/地轨之间，必须存在低阻泄放通道，且路径上的器件（二极管、GGNMOS、SCR）要能承受目标HBM等级对应的电流。PERC会遍历PAD到电源轨的所有路径，检查是否存在、是否经过过多串联结、是否有方向错误的二极管。第二类是电源域交叉问题：当信号从1.8V域进入3.3V域时，若缺少电平转换器或隔离单元，栅氧可能承受超出可靠性的电压。PERC通过识别网络所属电源域，检查跨域连接点是否有合法转换结构。第三类是浮空与悬空节点：某些控制信号在特定模式下若未被驱动，可能使内部节点浮空到中间电位，导致直通电流。第四类是电流密度与过孔数量：结合提取的寄生电阻和预期工作电流，计算每段金属和每个过孔的电流密度，与工艺Jmax比较。

典型应用场景与工程价值

在工程实践中，PERC最常出现在三个节点。其一是IP集成阶段：将第三方IP接入SoC时，IP内部的电源域划分和ESD结构往往不透明，PERC可快速扫描跨域连接和PAD保护是否完整。其二是全芯片ESD网络评审：Foundry提供的ESD规则文件通常只覆盖标准结构，而实际版图中常有自定义的电源钳位和二极管串，PERC可验证这些自定义结构是否满足放电路径要求。其三是低功耗设计中的电源开关检查：电源门控管在关断时，被关断域的输出信号若仍驱动到开启域，可能形成反向电流路径，PERC可识别这类跨域驱动。

以一个具体示例说明：某SoC含1.8V核心域和3.3V IO域，一个控制信号从1.8V域直接连到3.3V域的输入缓冲。PERC规则遍历该网络，发现其源域为VDD18、目标域为VDD33，且路径上无电平转换器，判定为跨域违规。工程师据此插入电平转换单元后复跑，违规消失。这个过程中，PERC的价值不在于发现"连线错误"（LVS已保证连接正确），而在于发现"电气上不安全"——连接是对的，但电压不匹配。

从工程价值看，PERC把可靠性验证从依赖专家经验的抽查，转变为可重复、可签核的规则化检查。它让ESD、电源域、浮空节点等问题在流片前以报告形式暴露，而不是在封装测试或客户现场以失效形式出现。对于先进工艺和汽车电子等高可靠性场景，PERC已成为与DRC/LVS并列的签核项。