4. XENSIV雷达传感器硬件设计与天线集成
XENSIV雷达传感器（如BGT60TR13C、BGT60LTR11AIP等）工作在60 GHz或24 GHz毫米波频段，其硬件设计不同于常规低频混合信号电路。天线阵列、PCB材料、射频走线、电源与时钟、EMC/EMI预兼容这五个环节彼此耦合：天线布局决定波束方向与角度分辨率，叠层与材料决定传输损耗与相位一致性，射频走线决定阻抗与辐射泄漏，电源与时钟决定相位噪声与底噪，而EMC设计则贯穿始终。本节按“先定天线与叠层，再定走线与供电，最后做预兼容”的工程顺序展开。
天线阵列布局
XENSIV雷达芯片通常采用片上天线（AIP，如BGT60LTR11AIP）或封装外接天线（如BGT60TR13C需在PCB上布置贴片天线阵列）。以60 GHz为例，自由空间波长λ≈5 mm，半波长约2.5 mm，因此天线单元间距通常取λ/2≈2.5 mm，以在±60°视场内避免栅瓣。若间距取0.7λ≈3.5 mm，则栅瓣会在约±45°出现，导致角度模糊。
常见布局为1T3R（1发3收）或2T4R。接收阵列沿水平方向等间距排列，间距d与最大无模糊视场角θ_max满足 d ≤ λ/(1+|sinθ_max|)。例如要求θ_max=60°，则d ≤ 5/(1+0.866)≈2.68 mm，取2.5 mm合适。发射天线可置于接收阵列一侧，间距不必严格λ/2，但需保证收发隔离度大于20 dB，否则强耦合会抬高底噪。
天线单元本身建议采用矩形贴片或贴片加寄生贴片结构，贴片长度约λ/2≈2.5 mm，宽度约1.2～1.5 mm，馈电点偏置以匹配50 Ω。天线下方必须保留完整地平面，且地平面边缘距贴片边缘至少λ/4≈1.25 mm，否则方向图会畸变、增益下降。
PCB材料与叠层
60 GHz频段对介质损耗极为敏感。FR-4在60 GHz的损耗角正切tanδ约0.02，插入损耗可达0.5 dB/mm以上，不适合长射频走线。推荐使用低损耗材料，如Rogers RO3003（tanδ≈0.001，Dk≈3.0）、RO4835或Panasonic MEGTRON 6。若成本受限，可采用“天线层用RO3003、数字层用FR-4”的混压结构。
典型四层叠层建议：L1为天线与射频走线层（RO3003，厚度0.127 mm），L2为完整地平面，L3为电源与低速信号，L4为数字与接口。L1与L2之间介质厚度需严格控制，因为它决定50 Ω微带线宽度。以RO3003、h=0.127 mm、Dk=3.0为例，50 Ω微带线宽约0.28 mm。若介质厚度偏差±10%，阻抗偏差约±5 Ω，会引起回波损耗恶化。
天线区域下方L2必须完整无开槽，禁止在L2走任何信号线。若必须在L2开孔，孔径应小于λ/20≈0.25 mm，且远离天线投影区。L1到L2的过孔应密集排列在天线地边缘，间距小于λ/10≈0.5 mm，形成“过孔栅栏”抑制表面波。
射频走线
从芯片射频端口到天线馈电点，走线应尽量短，建议不超过5 mm。走线形式优先选接地共面波导（GCPW），因为它在60 GHz下辐射损耗低、阻抗可控。GCPW由中心信号线、两侧地线和下方地平面组成，中心线宽W、间隙G需与叠层匹配。以RO3003、h=0.127 mm为例，W=0.25 mm、G=0.2 mm可得到约50 Ω。
走线拐弯必须用45°斜切或圆弧，禁止90°直角，因为直角会引入寄生电容并辐射。差分射频对（如BGT60TR13C的差分TX/RX）需等长，长度偏差控制在0.1 mm以内，对应60 GHz下约7°相位误差。差分对间距保持恒定，避免忽宽忽窄。
天线馈电点与走线连接处需做阻抗过渡，避免台阶突变。若芯片输出为差分而天线为单端，需用巴伦或集总元件匹配网络，匹配元件应紧贴芯片放置，走线长度小于λ/20≈0.25 mm。匹配后回波损耗S11应优于-10 dB，理想优于-15 dB。
电源与时钟设计
XENSIV雷达芯片对电源纹波敏感。射频供电（如1.8 V或3.3 V）需采用LDO而非DC-DC直接供电，或DC-DC后接LDO二级滤波。LDO输出端放置1 μF与100 nF并联，再串接铁氧体磁珠（如0603封装，100 MHz时阻抗约600 Ω）后进入芯片电源引脚，形成π型滤波。电源走线宽度不小于0.3 mm，减少压降。
时钟方面，若芯片支持外部参考时钟，建议使用低相噪晶振或TCXO，频率偏差控制在±20 ppm以内。参考时钟走线需远离射频走线和电源开关节点，最好用地线包围。若使用芯片内部PLL，环路滤波器元件应紧贴芯片，走线短且对称，避免引入额外相位噪声。相位噪声每恶化10 dB，雷达底噪约抬高10 dB，直接影响目标检测距离。
EMC/EMI预兼容设计
60 GHz辐射本身不易通过常规EMC测试，但芯片的电源开关、数字接口和PLL谐波会产生低频干扰。预兼容设计要点：第一，天线阵列周围设置过孔栅栏，抑制表面波和边缘辐射；第二，所有高速数字线（SPI、LVDS）串联22～33 Ω电阻并远离射频区；第三，电源入口放置共模电感与TVS，抑制传导发射；第四，PCB边缘留出至少3 mm禁布区，减少边缘辐射。
预兼容测试可在暗室或使用近场探头进行。先用近场探头扫描PCB表面，定位辐射热点，重点关注芯片电源引脚、PLL环路滤波器和数字接口。若在24～60 GHz附近发现谐波，检查天线馈电匹配和地平面完整性。传导发射可用LISN在电源线上测量，目标满足CISPR 25或ISO 11452-2等级要求。若超标，优先调整滤波元件参数和接地策略，而非盲目加屏蔽罩。