4. 模拟输出与信号调理

XENSIV 系列传感器(如压力、电流、磁场传感器)大多以模拟电压形式输出被测物理量。从传感器敏感元件到 MCU 内部 ADC 之间,信号要经过一条完整的调理链:比例式输出决定参考基准,差分信号决定抗共模能力,缓冲放大决定驱动与量程匹配,抗混叠滤波决定噪声带宽,ADC 前端决定采样精度。本节按信号从传感器到数字量的实际流向,逐级说明每一环的设计要点与参数选择方法。

比例式输出:让参考电压“同步”

比例式(ratiometric)输出的含义是:传感器输出电压与供电电压(或参考电压)成固定比例。例如某 XENSIV 压力传感器在 5.0 V 供电、满量程时输出 4.5 V,则输出比例约为 0.9·VDD。当供电降到 4.5 V,满量程输出随之变为约 4.05 V。这一特性带来一个关键设计原则:ADC 的参考电压必须与传感器供电同源。若传感器用 5.0 V 供电、ADC 却用独立 3.3 V 基准,供电波动会直接变成测量误差;若两者共用同一 LDO 输出作为 VREF,则比例关系在比值中被抵消,测量结果对供电漂移不敏感。

实际做法是:传感器 VDD 与 ADC 的 VREF+ 接到同一路低噪声 LDO,ADC 的 VREF− 与传感器 GND 在单点汇接。若 ADC 只有内部固定基准,则需改用绝对式(absolute)输出的传感器,或在软件中引入供电电压监测通道做补偿。判断依据很简单:查看数据手册中“ratiometric”或“absolute”标注,以及输出是否写成 VDD 的百分比。

差分信号:把有用信号从共模中取出

许多 XENSIV 传感器提供差分输出对(如 OUTP/OUTN),其有用信号是两者之差 Vdiff = OUTP − OUTN,而共模电压 Vcm = (OUTP + OUTN)/2 通常固定在 VDD/2 附近。差分传输的价值在于:电源纹波、地弹、长线耦合等干扰会同时叠加到两根线上,做差后被抵消。典型差分幅度为 ±30 mV 到 ±100 mV,共模约 2.5 V(5 V 供电时)。

处理差分信号有两种路径:一是直接送入支持差分输入的 ADC(如带 PGA 的 ΔΣ ADC),二是先用仪表放大器或差分放大器转成单端再送 ADC。前者省去外部器件、共模抑制更好;后者灵活但需注意电阻匹配——差分放大器四只电阻若失配 0.1%,共模抑制比会从理论 80 dB 降到约 60 dB。因此优先选择集成差分前端的 ADC。

XENSIV 模拟信号调理链:从敏感元件到 ADC 数字量 XENSIV 敏感元件 OUTP / OUTN 比例式输出 OUTP OUTN Vdiff 缓冲 放大 G = 1~10 抗混叠 低通滤波 fc = 1/(2πRC) ADC 前端 采样保持 差分输入 / PGA VREF = VDD MCU 数字量 N 校准 / 换算 关键参数关系 ① 比例式:Vout = k · VDD,ADC 的 VREF 必须与传感器 VDD 同源 ② 差分:Vdiff = OUTP − OUTN,共模 Vcm ≈ VDD/2,干扰被做差抵消 ③ 抗混叠:fc ≤ fs/2,采样率 fs 与 RC 截止频率必须匹配

缓冲放大:驱动能力与量程匹配

传感器输出阻抗往往在几 kΩ 到几十 kΩ,直接接 ADC 采样电容会导致采样瞬间电压跌落,产生增益误差。缓冲放大器(电压跟随器)输入阻抗高、输出阻抗低,可隔离传感器与 ADC。若信号幅度太小(如差分 ±30 mV),还需在缓冲后加一级同相放大,把信号抬到 ADC 满量程的 60%~90%,以充分利用分辨率。

举例:某电流传感器差分输出 ±40 mV,ADC 满量程 ±1.2 V(差分),则需增益 G = 1.2/0.04 = 30。可选用仪表放大器 INA333,增益电阻 Rg = 100 kΩ/(G−1) = 100 kΩ/29 ≈ 3.45 kΩ,取标准值 3.48 kΩ,实际增益约 29.7。放大后信号摆幅 ±1.19 V,接近满量程。注意:增益不能过大,否则传感器零点偏置(如 Vcm = 2.5 V)经放大后可能超出 ADC 输入范围,需在差分转单端时减去共模。

抗混叠滤波:把噪声挡在采样之前

ADC 采样是离散过程,若输入信号中含有高于 fs/2 的频率成分,会被折叠到低频,形成无法通过数字滤波去除的混叠误差。抗混叠滤波器(AAF)的作用就是在采样前把 fs/2 以上的能量衰减掉。对于一阶 RC 低通,截止频率 fc = 1/(2πRC),在 fs/2 处的衰减约为 −20·log10(fs/(2fc)) dB。

设计示例:ADC 采样率 fs = 10 kSPS,则奈奎斯特频率为 5 kHz。要求 5 kHz 处至少衰减 40 dB,一阶 RC 需满足 20·log10(5000/fc) ≥ 40,即 fc ≤ 50 Hz。取 R = 10 kΩ,则 C = 1/(2π·50·10000) ≈ 318 nF,选 330 nF 标准值,实际 fc ≈ 48 Hz。若嫌 fc 太低影响有用信号带宽,可改用二阶 Sallen-Key 滤波器,同样 40 dB 衰减下 fc 可提高到约 500 Hz。

工程上还需注意:RC 电阻会与 ADC 采样电容形成分压,若 R 过大(如 >10 kΩ),采样保持阶段充电不足,产生增益误差。一般建议 R ≤ 10 kΩ,C 取 100 pF~1 μF,并在 ADC 输入端加 100 nF 去耦。若传感器输出阻抗高,应先缓冲再滤波。

ADC 前端设计:从参数到配置

ADC 前端设计可归纳为四个匹配:量程匹配(信号摆幅 ≤ VREF)、阻抗匹配(源阻抗 ≤ ADC 推荐值)、带宽匹配(AAF 截止频率与信号带宽、采样率协调)、参考匹配(比例式传感器与 VREF 同源)。以 XENSIV 压力传感器为例,其输出 0.5 V~4.5 V(5 V 供电),若用 12 位 ADC、VREF = 5 V,则 LSB = 5/4096 ≈ 1.22 mV,对应压力分辨率 = 满量程压力/4096。若信号只用到 0.5 V~4.5 V 中的 4 V 范围,有效位数约 11.7 位,满足多数工业测量需求。

配置时还需考虑采样时间:ADC 采样保持电容通常为几 pF 到几十 pF,源阻抗 R 与采样电容 C 形成时间常数 τ = R·C。若采样时间 t_s 小于 5τ,采样值会偏低。例如 R = 10 kΩ、C = 20 pF,τ = 200 ns,5τ = 1 μs,则采样时间至少设为 1 μs 以上。多数 MCU 的 ADC 允许配置采样周期,应据此计算并留 2 倍余量。

比例式传感器与 ADC 共用 VREF 时,供电漂移在比值中抵消;若无法共用,应在软件中用供电监测通道做补偿,或改用绝对式输出传感器。
抗混叠滤波器截止频率不能高于 fs/2,否则混叠误差无法通过数字滤波消除。一阶 RC 在 fs/2 处衰减有限,高精度场合应使用二阶或更高阶滤波器。

设计检查清单

检查项判断依据典型值/示例
参考同源传感器 VDD 与 ADC VREF 是否同一 LDO是 / 否
差分共模Vcm 是否在 ADC 输入共模范围内VDD/2 ≈ 2.5 V
增益放大后摆幅是否达满量程 60%~90%G = 30,摆幅 ±1.19 V
抗混叠fc 是否 ≤ fs/2 且满足衰减要求fc = 48 Hz,fs = 10 kSPS
源阻抗R 是否 ≤ ADC 推荐值R ≤ 10 kΩ
采样时间t_s 是否 ≥ 5RCt_s ≥ 1 μs

把上述五级串起来看:比例式输出决定了“参考怎么接”,差分信号决定了“干扰怎么消”,缓冲放大决定了“量程怎么配”,抗混叠滤波决定了“噪声怎么限”,ADC 前端决定了“采样怎么准”。每一级的参数都不是孤立的——增益变了,滤波器的噪声增益也变;采样率变了,抗混叠截止频率必须跟着变。实际调试时,建议先用示波器在 ADC 输入端观察信号摆幅与噪声,再核对采样时间与源阻抗,最后用已知输入做两点校准,确认数字量与物理量的线性关系。