4. 晶圆级测试与CP参数筛选
CoolSiC MOSFET 的晶圆级测试分为两个层次：WAT（Wafer Acceptance Test，晶圆接受测试）与 CP（Chip Probing，芯片探测）。WAT 关注的是工艺线的健康度，通常在晶圆上专门设计的测试结构（PCM/TEG）上完成，测的是氧化层完整性、接触电阻、方块电阻、栅氧击穿电压等工艺参数；CP 关注的是每一颗芯片本身是否合格，探针直接压在芯片的栅极焊盘（Gate Pad）与源极焊盘（Source Pad）上，测的是阈值电压 VGS(th)、导通电阻 RDS(on)、栅极漏电流 IGSS、漏源漏电流 IDSS 等器件参数。两者共同决定晶圆是否可以放行到封装工序。
与硅基 IGBT 或硅基 MOSFET 相比，SiC 的 CP 测试有几个显著难点：栅氧界面陷阱密度高，导致 VGS(th) 存在明显的漂移与迟滞；SiC 的击穿场强高但栅氧可靠性裕度小，栅极漏电对筛选非常敏感；同时 SiC 晶圆上的器件参数分布比硅更宽，因此 CP 筛选不能只做“合格/不合格”的二元判断，而必须做分档（Binning）与在线趋势监控。
WAT 的关键项目与判据
WAT 在晶圆边缘或划片道内的测试结构上执行，典型项目包括：栅氧完整性测试（GOI，用斜坡电压或恒压 TDDB 判断栅氧缺陷密度）、接触电阻（通过 Kelvin 结构测源/漏欧姆接触）、N 型漂移区方块电阻、多晶硅栅方块电阻、以及层间介质漏电。WAT 的判据通常以工艺控制限（Control Limit）而非规格限（Spec Limit）为准，例如某批次 GOI 的击穿电荷 QBD 中位数低于 8 C/cm² 即触发工艺预警。WAT 不直接决定单颗芯片的取舍，但它决定了整片晶圆是否继续流到 CP。
CP 在线筛选的核心参数
CP 阶段对每颗芯片施加的测试序列通常为：先测栅极漏电 IGSS（栅压 ±20 V，源漏短接），再测阈值电压 VGS(th)（VDS=VGS 条件下取 ID=1 mA 对应的栅压），然后测导通电阻 RDS(on)（VGS=18 V，ID 取额定电流的 1/10 或 1/2），最后测漏源漏电 IDSS（VDS=1200 V，VGS=0 V）。
以 1200 V / 40 mΩ 的 CoolSiC MOSFET 为例，典型 CP 判据可设为：VGS(th) 在 2.8～4.2 V 之间，RDS(on) 在 25 ℃ 下小于 52 mΩ（规格 40 mΩ 加 30% 余量），IGSS 小于 100 nA，IDSS 小于 10 μA。超出这些范围的芯片在 CP 阶段即被墨点标记（Ink）或记录到晶圆图（Wafer Map）中，封装时跳过。
在线筛选的关键点：SiC 的 VGS(th) 在栅压偏置后会发生漂移，因此 CP 测试必须规定预置栅压与恢复时间。例如在测 VGS(th) 前先施加 +18 V 栅压 100 ms，再回到 0 V 等待 10 ms，然后扫描。若省略这一步，同一颗芯片连续两次测量可能相差 0.3 V 以上，导致分档错误。
CP 参数筛选的流程与数据判读
CP 测试机（如 TEL Precio 或 Advantest V93000）按晶圆图逐颗移动探针卡，每颗芯片的测试结果写入一个二进制或文本格式的 CP 数据文件。筛选逻辑通常分三步：第一步做硬限判断，任何参数超出规格限即判 Fail；第二步做分档，例如按 RDS(on) 分为 40 mΩ 档、60 mΩ 档、80 mΩ 档，按 VGS(th) 分为低阈值档与高阈值档；第三步做空间趋势分析，在晶圆图上观察参数分布是否出现径向梯度或局部异常区域，用于反馈外延或离子注入工艺。
在线筛选的实操要点
CP 测试中最容易出问题的是探针接触电阻与测试顺序。SiC 的源极焊盘面积小，探针压力不足会导致 RDS(on) 读数偏高 5～15 mΩ，误判为高阻档。因此每片晶圆开始测试前应先用标准电阻片做探针卡校验，确认接触电阻小于 0.5 Ω。测试顺序上，必须先测 IGSS 再测 VGS(th)，因为 IGSS 测试本身会给栅极施加偏压，若顺序颠倒，VGS(th) 的读数会受前一步偏压历史影响。
另一个关键点是温度控制。CP 通常在室温（25 ℃）下进行，但 SiC 的 RDS(on) 温度系数为正，且晶圆台面温度波动 2 ℃ 就会带来约 1.5% 的 RDS(on) 变化。对于 40 mΩ 档的芯片，这意味着 0.6 mΩ 的误差，接近分档边界的芯片可能被误分。因此高精度 CP 测试会要求晶圆台温度控制在 25 ± 0.5 ℃，并在数据文件中记录实际温度用于后续修正。
数据判读技巧：在晶圆图上，若 RDS(on) 呈现从中心到边缘逐渐升高的径向分布，通常指向外延层厚度或掺杂均匀性问题；若 VGS(th) 出现局部斑块状偏移，则更可能是栅氧工艺或界面态密度的局部异常。CP 数据不仅是筛选依据，也是工艺反馈的重要输入。
CP 数据文件与后续封装衔接
CP 完成后，每片晶圆会生成一个 Wafer Map 文件，通常为文本格式，每行记录一颗芯片的坐标（X, Y）、测试结果（Pass/Fail）、分档代码（Bin Code）以及关键参数值。封装厂根据这个文件决定哪些芯片可以拾取。对于 CoolSiC 这类高价值器件，CP 阶段还会额外记录 VGS(th) 与 RDS(on) 的实测值，用于后续封装后的最终测试（FT）做对比，判断封装过程是否引入了参数漂移。若某颗芯片在 FT 阶段 RDS(on) 比 CP 阶段高出 20% 以上，则需排查焊接空洞或引线键合电阻异常。
总结来说，WAT 管的是“这片晶圆的工艺是否正常”，CP 管的是“这颗芯片是否能用、属于哪一档”。两者结合，才能在封装前把参数不合格或分档错误的芯片剔除，保证最终出货的 CoolSiC MOSFET 在阈值电压、导通电阻和漏电流三个核心维度上满足规格要求。