3. 双脉冲测试标准电路拓扑解析

双脉冲测试（Double Pulse Test, DPT）是评估 SiC MOSFET 动态特性最常用的方法。它的核心价值在于：用两个精心设计的栅极脉冲，在一次测试中同时观察开通、关断以及反向恢复过程。而要让这些波形真实可信，前提是测试电路的拓扑连接必须正确。本节围绕标准 DPT 电路，逐一解析电感负载、母线电容、栅极驱动、电流探头与电压探头的连接方式，并说明回路设计中的关键要点。

一、标准拓扑的整体结构

标准双脉冲测试电路采用“半桥 + 电感负载”结构。以 CoolSiC MOSFET 为例，通常将被测器件（DUT）放在下管位置，上管作为续流管（可以是同型号 MOSFET，也可以是其体二极管参与续流）。母线电容 C_bus 跨接在直流母线正负之间，为开关瞬间提供低阻抗电流回路。负载电感 L_load 一端接半桥中点（即上下管连接点），另一端接母线正极或负极，具体接法取决于测试目标。

当 L_load 接在母线正极与中点之间时，第一个脉冲期间下管导通，电感电流线性上升；下管关断后，电感电流通过上管（或上管体二极管）续流。第二个脉冲再次让下管导通，此时下管经历的是带有反向恢复电流的开通过程。这种接法能同时观察开通、关断和二极管反向恢复，是工程中最常见的配置。

二、母线电容的连接与回路设计

母线电容在 DPT 中承担两个角色：一是提供稳定的直流电压，二是为开关瞬间的高频电流提供低阻抗回路。连接时，电容应尽可能靠近半桥的直流母线端子，缩短功率回路面积。工程上常采用“电容组 + 叠层母排”的方式，将电解电容与薄膜电容并联，薄膜电容紧贴半桥模块，以降低高频寄生电感。

回路设计的关键是识别并最小化“功率换流回路”。以第一个脉冲下管导通为例，电流从 C_bus 正极出发，经上管（此时关断，但体二极管不导通）、中点、下管、回到 C_bus 负极。实际上，第一个脉冲期间电流主要流经下管和负载电感，回路为：C_bus 正极 → 负载电感 → 中点 → 下管 → C_bus 负极。第二个脉冲下管再次导通时，上管体二极管的反向恢复电流会叠加在换流回路中。因此，测量点应尽量靠近器件端子，避免将探头接入高寄生电感区域。

三、栅极驱动的连接要点

栅极驱动回路与功率回路必须分开。驱动器的输出端应通过独立的栅极电阻 Rg_on 和 Rg_off 连接到 DUT 的栅极，源极则采用开尔文连接（Kelvin Source）回到驱动器参考地。开尔文连接的意义在于：将驱动回路的源极参考点与功率回路的源极分开，避免功率回路中的大电流在源极引线电感上产生压降，从而干扰 Vgs 波形。

以 CoolSiC MOSFET 为例，推荐栅极驱动电压为 +15V 开通、−3V 至 −5V 关断。栅极电阻的选择直接影响开关速度：Rg 越小，开关越快，但电压过冲和振荡越严重。在 DPT 中，通常先按数据手册推荐值设置，再根据波形调整。例如某 1200V CoolSiC MOSFET 推荐 Rg_on = 5Ω、Rg_off = 2Ω，实际测试中可根据 Vds 过冲和 Vgs 振铃情况微调。

四、电流探头的连接方式

电流探头用于测量流过 DUT 的漏极电流 I_d。连接方式有两种：一是套在 DUT 的源极引线上，二是套在漏极引线上。两者测得的电流在数值上相同，但测量点的寄生参数不同。套在源极引线上时，探头会引入额外的源极电感，可能影响开关速度；套在漏极引线上时，探头位于功率回路的高压侧，需要关注探头的共模抑制能力。

工程中更推荐使用同轴分流器（Coaxial Shunt）或罗氏线圈（Rogowski Coil）。同轴分流器具有极低的寄生电感，适合测量快速变化的 SiC 电流；罗氏线圈则适合测量高频电流，但需要积分器还原波形。无论采用哪种方式，探头带宽应不低于 100MHz，以确保能捕捉到 SiC 器件纳秒级的电流变化。

五、电压探头的连接方式

电压探头用于测量 DUT 的漏源电压 V_ds。连接时，探头尖端应直接接触 DUT 的漏极引脚，接地弹簧应尽可能短地连接到源极引脚。使用长接地引线会引入寄生电感，导致 V_ds 波形出现虚假的振铃或过冲。对于 SiC 器件，推荐使用高压差分探头或光隔离探头，带宽不低于 200MHz。

测量 V_ds 时，还需注意探头的共模抑制比。由于半桥中点电压在开关过程中快速跳变，差分探头需要具备良好的共模抑制能力，否则会引入共模噪声。此外，探头的输入电容会与 DUT 的输出电容形成分压，影响测量精度，因此应选择输入电容较小的探头。

六、回路设计要点汇总

总结来说，双脉冲测试电路拓扑并不复杂，但每一个连接细节都会影响波形的真实性。母线电容要近、栅极驱动要独立、电流探头要低感、电压探头要短接地。只有把这些回路设计要点落实到位，后续测得的开通关断波形才具备工程参考价值。