1. 课程导入与电源设计全景

FPGA与SoC的核心电源设计，本质上不是“选一颗稳压芯片”这么简单。它同时牵涉多路电压轨、上电时序、大电流瞬态响应、低纹波噪声、遥测与保护，以及PCB布局对环路稳定性的影响。以一颗典型的中高端FPGA为例，其核心电压VCCINT通常在0.85V左右，电流可达60～120A；辅助电压VCCAUX约1.8V，收发器电源VCCINT_GT在0.9V附近，而DDR接口还需要1.2V、1.1V等多路电源。这些电压轨之间往往存在严格的上电顺序要求，例如核心电压先建立、I/O电压后建立，否则可能出现闩锁或漏电通路。因此，本课程的目标不是孤立地讲某一颗芯片，而是建立“从负载需求到电源方案、再到实测验证”的完整工程链路。

一、FPGA与SoC核心供电的四个真实挑战

第一是低电压大电流。0.85V/100A意味着负载线电阻必须控制在亚毫欧级，PCB铜箔、过孔、连接器上的每一毫欧都会带来压降和损耗。第二是快速瞬态。FPGA内核在时钟切换或逻辑翻转时，电流变化率可达数百A/µs，电源必须在极短时间内响应，否则电压跌落会触发欠压复位。第三是多轨时序。不同电压轨的上电、掉电顺序需要可控，通常通过PGOOD信号级联或专用时序控制器实现。第四是噪声与纹波。收发器、PLL、ADC/DAC供电对纹波敏感，开关电源的开关噪声若处理不当，会直接恶化眼图或信噪比。

这些挑战决定了电源方案不能只看“输出电流够不够”，还要看控制环路带宽、输出电容配置、开关频率选择、均流与相位管理，以及遥测精度。MPS的产品线正是围绕这些需求展开：从多相控制器加智能功率级，到集成电感的电源模块，再到面向低噪声场景的LDO与负载开关，形成覆盖不同功率等级和噪声要求的组合。

二、MPS产品线在FPGA/SoC供电中的定位

可以把MPS的电源产品理解为三层结构。第一层是多相降压控制器，例如MPQ系列控制器配合MPQ86xx智能功率级，面向核心电压这类大电流、低电压、高瞬态的场景，通过多相并联降低单相电流应力，并利用相位交错减小输入输出纹波。第二层是电源模块，把控制器、功率管、电感甚至电容集成在一个封装内，适合辅助电压轨和中等电流负载，能显著缩短设计周期并降低布局风险。第三层是LDO与负载开关，用于对噪声敏感的模拟电源、PLL电源或需要独立使能控制的支路。

在实际项目中，常见的组合是：VCCINT用多相控制器加智能功率级，VCCAUX和DDR电源用电源模块，收发器模拟电源用低噪声LDO。这样既满足了大电流和高效率，又在敏感轨上控制了噪声。理解这条产品线，是后续选型和设计的基础。

三、课程项目目标与工具链准备

本课程围绕一个可复现的工程目标展开：为一块典型FPGA/SoC开发板设计并验证核心供电方案。项目目标包括：完成电压轨需求梳理，确定每路电源的电压、电流、纹波和时序要求；完成MPS器件选型与外围参数计算；完成原理图与关键布局设计；最后通过实测验证负载调整率、瞬态响应和上电时序。

工具链方面，需要准备以下内容。第一是器件选型与仿真工具，MPS提供在线选型与仿真平台，可以输入输入电压、输出电压、负载电流等参数，得到推荐拓扑和外围元件值。第二是数据手册与设计指南，重点看电气特性表、典型应用电路、布局建议和热阻参数。第三是测试设备，包括可编程直流电源、电子负载、示波器（建议带宽≥500MHz）、差分探头、电流探头和万用表。第四是测试板与负载板，用于模拟FPGA实际电流阶跃。

四、从需求到验证的工程闭环

电源设计最容易出问题的地方，不是计算本身，而是需求没有量化、验证没有覆盖真实工况。因此本课程强调一条闭环：先明确每路电源的静态和动态指标，再据此选择拓扑和器件，然后计算关键参数并完成布局，最后用实测数据回填需求，判断是否达标。例如，若瞬态测试中电压跌落超过FPGA的欠压阈值，就需要回头检查输出电容、环路带宽或相位配置，而不是简单更换更大的电容。