2. 数字电源控制基础与MPS架构

要理解 MPS 数字电源控制器，先要把它和传统模拟电源放在同一张“控制链”上比较。模拟电源的环路补偿由电阻、电容和运放构成，误差放大器输出直接与锯齿波比较生成 PWM，响应快、延迟低，但补偿网络一旦焊定就难以更改，且多路输出之间的时序、均流和遥测需要额外器件。数字电源则把误差计算、补偿运算和 PWM 生成搬进芯片内部：ADC 采样输出电压/电流，环路计算单元按固件中的系数执行差分方程，PWM 模块据计算结果调整占空比。其优势是补偿参数可在线改写、多路可协同、遥测天然数字化；代价是存在采样、计算和更新带来的环路延迟，因此采样时刻、计算时序和 PWM 更新方式必须严格设计。

MPS 数字电源控制器内部可划分为四条并行的功能链：采样链（ADC 与采样保持）、控制链（环路计算单元与 PWM）、通信链（PMBus/I²C、UART 等外设）、遥测链（遥测引擎与故障管理）。四条链共享同一时基，由 PWM 周期同步触发，这是理解 MPS 架构的关键。

从图中可以看到，采样链的输出 Vfb 进入控制链，控制链算出 duty 交给 PWM 生成模块，PWM 驱动功率级，功率级输出又回到采样链形成闭环。与此同时，通信链负责接收上位机的 Vref、限流值、开关机命令，遥测引擎则周期刷新 Vout、Iout、温度等寄存器，供通信链读取，并在超阈值时触发保护。四条链不是孤立的，而是通过共享时基和寄存器映射耦合在一起。

ADC、PWM 与环路计算单元的时序关系

数字环路最容易被忽视的是时序。以 MPS 常见的峰值电流模式为例，一个开关周期内大致经历：PWM 周期起点触发 ADC 对 Vout 采样；采样完成后环路计算单元读取 ADC 结果，与 Vref 比较得到误差 e[n]；补偿器按差分方程计算控制量 u[n]；u[n] 在下一个周期起点写入占空比寄存器，更新 DPWM。若采样到更新跨越一个完整周期，则环路延迟约为一个 Ts。假设开关频率 fsw = 500 kHz，Ts = 2 μs，那么采样、计算、更新必须在 2 μs 内完成，否则会引入额外延迟，降低相位裕度。

补偿器常用 2P2Z（两个极点两个零点）形式，其差分方程可写为：

u[n] = b0*e[n] + b1*e[n-1] + b2*e[n-2]
              - a1*u[n-1] - a2*u[n-2]

其中 b0、b1、b2、a1、a2 由目标穿越频率、相位裕度和采样周期 Ts 共同决定。实际配置时，先在连续域设计补偿器，再用双线性变换或匹配零极点法离散化，最后把系数写入 MPS 的环路系数寄存器。若穿越频率设为 fsw/10 = 50 kHz，相位裕度目标 60°，则离散化后需检查实际闭环波特图是否仍满足裕度要求，因为数字延迟会额外贡献相位滞后。

通信外设与遥测引擎的协同

通信链和遥测链的协同体现在“谁在什么时候读什么”。遥测引擎通常以较慢的速率刷新，例如每 1 ms 更新一次 Vout、Iout、温度寄存器，而 PMBus 主机可能每 10 ms 轮询一次。若主机读取时恰好遥测寄存器正在更新，可能出现半新半旧的数据，因此 MPS 一般提供双缓冲或影子寄存器：遥测引擎先写影子寄存器，刷新完成后再整体切换，保证主机读到的是同一时刻的一致快照。

故障保护也依赖两条链的配合。当遥测引擎检测到 Iout 超过 OCP 阈值并持续超过消隐时间（例如 10 μs），会置位故障标志并直接封锁 PWM，而不等待通信链介入；通信链随后读取故障标志，上报给上位机。这样既保证了保护速度，又保留了可观测性。实际调试时，可先通过 PMBus 读取 READ_IOUT、READ_VOUT、STATUS_WORD 等命令确认遥测值是否合理，再检查 OCP 阈值和消隐时间是否匹配负载特性。

总结来看，MPS 数字电源控制器的核心不是单个模块，而是采样、控制、PWM、通信、遥测五者在统一时基下的协同。理解 ADC 采样时刻、环路计算延迟、PWM 更新方式和遥测刷新节奏之间的关系，才能正确配置补偿系数、设置保护阈值，并让遥测数据真正反映功率级的实时状态。