4. 系统架构设计

在MPS多路电源管理系统中,PMIC、DC-DC、LDO与负载开关并不是四类可以随意互换的器件,而是分别占据“控制中枢—能量变换—噪声净化—通断隔离”四个功能位。理解它们的分层关系,比记住某颗芯片的型号更重要。本节从供电层级、控制层级和适用边界三个角度,说明如何把多路电源组织成一个可预测、可调试、可扩展的系统。

一、四层器件的功能定位

PMIC通常承担系统级管理职责:上电时序、电压监测、复位输出、I²C/SPI配置、故障记录以及多路使能协调。它内部可能集成若干Buck或LDO,也可能只作为控制器输出PWM或使能信号。DC-DC(以Buck为主)负责把较高输入电压高效地降到中间轨或核心轨,适合大电流、宽压差场景,典型效率可达85%~95%,但开关噪声和纹波较大。LDO用于对噪声敏感或小电流的负载,如PLL、ADC基准、射频偏置、传感器模拟供电,其PSRR在1kHz~1MHz范围内可做到60~80dB,但压差和功耗必须核算。负载开关则是“可控通断”的最后一级,用于模块上下电、浪涌限制、故障隔离和待机漏电控制,本身不调压。

四者的关系可以概括为:PMIC决定“何时开、按什么顺序开、异常时怎么关”;DC-DC解决“高效降压”;LDO解决“干净供电”;负载开关解决“按需配电”。如果把它们混用,例如用LDO直接承担大电流核心供电,或用负载开关替代LDO做噪声隔离,系统会在效率、热耗或噪声上付出代价。

PMIC + DC-DC + LDO + 负载开关 分层供电架构 输入源 VBUS / 电池 3.0–4.4V PMIC 控制中枢 上电时序 / 使能 / 监测 I²C配置 / 复位 / 故障记录 EN / PGOOD / I²C 中间轨 VIN_SYS 3.3V / 2A(示例) DC-DC Buck 大电流 / 高效率 η 85%–95%,纹波较大 LDO 低噪声 / 高PSRR 小电流,压差需核算 负载开关 通断 / 限流 / 隔离 不调压,控制漏电 核心数字负载 SoC / DDR / 1.0V 模拟/射频负载 PLL / ADC / 传感器 外设模块 USB / 摄像头 / 待机域 电压/电流反馈 → PMIC 监测 适用边界速记 大电流降压 → DC-DC;噪声敏感小电流 → LDO;模块通断/限流 → 负载开关;时序与故障管理 → PMIC。 级联时注意:DC-DC 输出作为 LDO 输入,需保证 LDO 压差与热耗;负载开关置于末级,避免影响环路稳定性。

二、主从控制与级联供电

主从控制的核心是“一个主PMIC统一发令,多个从器件执行”。主PMIC通过EN引脚或I²C命令控制各路DC-DC和LDO的开启顺序。例如某系统要求:1.8V IO先于1.0V核心上电,1.0V核心先于1.2V DDR,DDR稳定后再释放复位。实现方式有两种:一是PMIC内部集成时序引擎,按寄存器配置的延时逐路拉高EN;二是PMIC输出PGOOD信号,下一级器件的EN由上一级PGOOD驱动,形成硬件级联。前者灵活但依赖配置正确,后者简单可靠但顺序固定。

级联供电则关注能量路径。常见结构是“Buck → LDO → 负载开关”:Buck把5V降到3.3V,LDO从3.3V降到1.8V给模拟域,负载开关再把1.8V分配到各传感器支路。这里必须核算LDO的功耗:若LDO输出1.8V/200mA,输入3.3V,则压差1.5V,功耗0.3W,SOT-23封装可能温升过高,需改用DFN或降低电流。另一个常见错误是把负载开关放在DC-DC反馈环路之前,导致环路增益变化、瞬态响应变差;正确做法是负载开关置于DC-DC输出之后、负载之前,且其导通电阻要纳入压降预算。

三、混合架构的适用边界

纯PMIC方案适合路数多、时序复杂、空间紧张的手持或穿戴设备,但每路电流能力有限,通常单路Buck不超过2A,LDO不超过300mA。纯分立方案适合大电流、特殊电压或需要独立优化的场景,例如工业设备中24V转5V/10A,但时序和故障管理需要外部逻辑或MCU参与。混合架构则取两者之长:用PMIC管理时序和低电流轨,用外部DC-DC承担大电流核心轨,用LDO净化模拟轨,用负载开关做模块级配电。

判断边界时,可以按三个问题决策:第一,电流是否超过PMIC单路能力?超过则外置DC-DC。第二,噪声是否敏感且电流小于300mA?是则优先LDO。第三,该负载是否需要独立通断或故障隔离?是则加负载开关。若三个问题都指向同一器件,说明架构选择清晰;若出现冲突,例如大电流又要求低噪声,则采用“DC-DC预降压 + LDO后级”的混合结构,并接受LDO热耗代价。

工程提示:级联供电时,建议在每级输出放置测试点,并在上电阶段用示波器观察PGOOD与EN的时序关系。若发现某路反复重启,优先检查前级PGOOD是否被后级负载拉低,以及LDO是否进入热关断。

四、一个可参考的配置示例

以下为某多路电源系统的PMIC寄存器配置片段(示例,非实测),用于说明主从控制如何落地:

// PMIC 上电时序配置(示例)
BUCK1_EN   = 0x01;   // 3.3V 中间轨,最先开
BUCK1_DLY  = 0x00;   // 无延时
LDO1_EN    = 0x01;   // 1.8V 模拟轨,跟随BUCK1
LDO1_DLY   = 0x0A;   // 延时 10ms
BUCK2_EN   = 0x01;   // 1.0V 核心轨
BUCK2_DLY  = 0x14;   // 延时 20ms
PGOOD_MASK = 0x07;   // 三路PGOOD都有效才释放复位
FAULT_ACTION = 0x02; // 任一路故障 → 关断所有输出并锁存

配置完成后,用I²C读取状态寄存器,确认各路PGOOD置位顺序与预期一致;再逐路加载,观察输出电压跌落是否在允许范围内。若某路带载后电压跌落超过5%,需要检查该路DC-DC的电感饱和电流、LDO的压差或负载开关的导通电阻。最终判断标准是:上电顺序正确、稳态电压在±3%以内、故障时能按预期关断并记录标志位。

分层架构的价值不在于器件数量,而在于每一层都有明确的职责和可验证的边界。PMIC管“秩序”,DC-DC管“效率”,LDO管“干净”,负载开关管“隔离”。把这四件事分开做,系统在调试、认证和量产阶段都会更容易收敛。