4. 电压与电流裕量设计
功率器件选型中最常见的两类错误，一是“欠设计”——器件在稳态或瞬态应力下被击穿、过热失效；二是“过设计”——选了过高耐压或过大电流的器件，导致导通损耗、驱动难度、体积和成本全面上升。裕量设计的本质，是在器件应力极限与系统实际工况之间，找到既安全又不浪费的工程折中点。本节围绕击穿电压、连续电流、脉冲电流、雪崩耐受和短路耐受五个维度，说明如何量化裕量并做出取舍。
一、击穿电压裕量：先算清最坏情况下的电压应力
MOSFET 或 IGBT 的漏源电压应力并非只由母线电压决定。以常见的同步 Buck 或半桥拓扑为例，开关管关断瞬间，漏源电压由母线电压、开关过冲和寄生振荡叠加而成：
V_DS,max = V_bus,max × (1 + 过冲比例) + 尖峰余量
示例：V_bus,max = 400 V，过冲 15%，尖峰 30 V
V_DS,max = 400 × 1.15 + 30 = 490 V若选 500 V 器件，理论裕量仅 2%，实际已属欠设计；选 600 V 器件，裕量约 22%，是工程上较稳妥的选择。一般经验是：稳态电压裕量不低于 20%，瞬态尖峰后仍保留 15% 以上余量。但耐压越高，同芯片面积下导通电阻 R_DS(on) 越大，因此不能盲目加码。对于 400 V 母线，600 V 器件通常是性价比拐点；若母线钳位和布局做得好，也可评估 550 V 或 650 V 器件的损耗差异。
二、连续电流与脉冲电流：区分热限制与电限制
连续电流能力由热阻和允许结温决定，而不是数据手册首页的“最大电流”数字。实际可用连续电流应满足：
I_cont ≤ √[(T_j,max − T_a) / (R_θJA × R_DS(on)@T_j)]例如某 100 V MOSFET，R_DS(on)@125°C ≈ 10 mΩ，R_θJA = 40 °C/W，T_j,max = 150°C，环境 50°C，则允许功耗约 2.5 W，对应连续电流约 15.8 A。若数据手册标称 60 A，那只是 25°C 壳温下的硅极限，不能直接用于设计。脉冲电流则受限于芯片金属化、键合线和安全工作区（SOA），短脉冲下可远高于连续值，但必须查 SOA 曲线确认脉宽与占空比。
三、雪崩耐受：能量而非电压决定成败
当器件关断感性负载时，漏极电压会被钳位到击穿电压，电流在雪崩期间流过器件并产生热量。能否存活取决于单次雪崩能量 E_AS 和重复雪崩能量 E_AR：
E_AS = ½ × L × I_AS² × [V_BR / (V_BR − V_bus)]
示例：L = 10 µH，I_AS = 20 A，V_BR = 650 V，V_bus = 400 V
E_AS = 0.5 × 10e-6 × 400 × (650/250) = 5.2 mJ若器件数据手册 E_AS 为 8 mJ，则单次雪崩有约 35% 裕量；但若该事件在每个开关周期重复发生，必须改用 E_AR 评估，并确认结温上升是否可接受。工程上更推荐用钳位电路或 RC 吸收把雪崩能量转移到外部，而不是依赖器件自身反复雪崩。
四、短路耐受：时间窗口与退饱和检测
IGBT 和部分 SiC MOSFET 标称短路耐受时间（如 6 µs、8 µs、10 µs）。这个时间不是“可以持续短路”的许可，而是保护电路必须在此时限内完成关断的窗口。设计时要核算：短路电流幅值、母线电压、驱动电阻和退饱和检测延迟之和，必须小于器件短路耐受时间并留 30% 以上余量。若驱动或检测延迟接近耐受时间，应降低母线电压、增大驱动电阻或换用短路能力更强的器件。
五、工程折中：如何避免过设计与欠设计
五个维度并非独立，而是相互拉扯。提高耐压会增大 R_DS(on)，推高导通损耗；增大芯片面积可降低 R_DS(on)，却增加栅极电荷和成本；提高短路耐受时间往往需要更厚的漂移区，同样牺牲导通性能。因此，合理的做法是先确定最坏工况下的电压、电流、能量和时间应力，再按以下顺序校核：
- 电压应力：计算 V_DS,max，选择耐压档位，确保稳态裕量 ≥ 20%、瞬态后 ≥ 15%。
- 热应力：用实际 R_θJA（含散热器）和最高环境温度反推允许功耗，得到连续电流上限。
- 脉冲与 SOA：按最窄脉宽和最恶劣占空比查 SOA，确认峰值电流不越界。
- 雪崩能量：估算 E_AS，与数据手册对比；若重复发生，改用 E_AR 并核算平均温升。
- 短路窗口：核算保护延迟总和，确保小于耐受时间并留 30% 余量。
若某一项裕量不足，优先从拓扑和布局上降低应力（如加钳位、优化环路电感、降低母线电压），而不是直接换更大器件。若所有项裕量都超过 50%，则应回头评估是否选型过大，尝试更低耐压或更小芯片，以降低导通损耗和成本。裕量设计的最终目标不是“越大越安全”，而是在最坏工况下仍有可验证的余量，同时不让余量变成损耗和成本的负担。