3. onsemi传感器架构与校准寄存器
要理解onsemi图像传感器的量产校准，不能只盯着“写哪个寄存器”，而要先建立一条从光子到数字码的完整信号链认知。onsemi的CMOS图像传感器（如AR/AS系列）典型架构由像素阵列、行驱动与读出控制、模拟前端（AFE）、列并行ADC、数字处理与接口控制、寄存器映射与I2C/SPI从机接口组成。校准的本质，就是在信号链的不同节点上，通过寄存器改变增益、偏置、时序或数字修正量，使整片晶圆上每一颗传感器的输出趋于一致。
像素阵列与读出结构
像素阵列通常以有源像素（3T/4T/5T）为基本单元，按行、列二维排布。以4T像素为例，每个像素包含光电二极管PD、传输管TX、复位管RST、源跟随器SF和行选择管SEL。曝光期间PD积累电荷，行选通时TX把电荷转移到浮空扩散节点FD，SF将其转换为电压，经列总线送到模拟前端。阵列中还存在光学黑像素（OB）和暗行（dummy/black row），它们不感光，专门用于提供暗电平参考，是校准中黑电平校正的关键输入。
像素阵列的读出方式决定了校准的时序约束。逐行曝光、逐行读出的卷帘快门（rolling shutter）中，每一行的积分起点不同，因此行间暗电流和黑电平会随行号变化。校准寄存器中常见的“黑电平按行补偿”“OB行选择”等配置，正是为了应对这种行相关偏差。理解这一点，才能明白为什么某些校准参数必须与读出时序绑定，而不能只当作一个静态偏置。
模拟前端与列并行ADC
模拟前端负责对列总线上的像素电压进行相关双采样（CDS）、可编程增益放大（PGA）和偏置调整。CDS先采样复位电平，再采样信号电平，两者相减可抑制复位噪声和固定模式噪声。PGA增益由寄存器控制，通常以0.1 dB或固定步进为单位，增益越大，满阱对应的输出码越小，但噪声也被同步放大。AFE中的偏置DAC用于设定黑电平基准，是校准中最常调整的模拟量之一。
列并行ADC是onsemi高帧率传感器的重要特征：每一列或每几列共享一个ADC，整行像素在同一时刻完成量化，输出数字码。列并行结构带来一个典型问题——列固定模式噪声（column FPN），即不同列ADC之间的失调差异。校准中常通过列增益/列偏置寄存器或数字域列校正来补偿。列并行ADC的参考电压、斜坡斜率、比较器失调等参数，往往也由寄存器组配置，这些寄存器直接决定量化范围和线性度。
寄存器映射与校准寄存器组
onsemi传感器的寄存器空间通常按功能分页（Bank/Page），通过页选择寄存器切换。以典型16位地址空间为例，0x3000附近为芯片ID与工作模式，0x3010附近为曝光与增益，0x3020附近为黑电平与OB控制，0x3030附近为列校正，0x3040附近为坏点与阴影校正。实际型号的地址会不同，但分组逻辑相似。校准工程师需要先拿到该型号的寄存器手册，确认每个校准相关寄存器的位定义、默认值、可写范围和生效时机。
校准相关寄存器大致可分为四类。第一类是模拟偏置类，如黑电平DAC码、PGA增益码，它们直接改变模拟信号链的工作点。第二类是时序类，如曝光行数、OB行位置、读出顺序，它们决定参考信号何时被采集。第三类是列校正类，如列增益系数、列偏置系数，用于补偿列并行ADC的通道差异。第四类是数字修正类，如坏点坐标表、镜头阴影增益表，通常以查找表形式存储。四类寄存器的写入顺序和生效条件不同，模拟类往往需要等待稳定时间，数字类则可在帧消隐期更新。
通过I2C/SPI访问寄存器的工程方法
I2C是onsemi传感器最常用的控制接口，典型连接为SDA、SCL两根线，加上7位从机地址。写寄存器的基本序列是：起始条件→从机地址+写位→ACK→寄存器地址高字节→ACK→寄存器地址低字节→ACK→数据字节→ACK→停止条件。读寄存器则需要先写地址，再发起重复起始条件并切换为读方向。SPI则使用CSN、SCLK、SDI、SDO四线，全双工，适合在产线批量写入大量校准数据。
工程实现中有几个容易出错的点。第一，页切换必须与目标寄存器访问成对出现，若中途被其他写操作打断，可能写到错误Bank。第二，部分寄存器在帧读出期间不可写，需要查询状态位或等待帧同步信号。第三，写入后应回读校验，尤其是黑电平和列校正系数，写失败会导致整批产品校准漂移。第四，I2C总线上拉电阻和走线电容会影响上升沿，量产治具中应控制总线长度并适当减小上拉电阻。
# 假设从机地址 0x36，16位寄存器地址，8位数据
# 1. 切换到模拟校准页
WR 0x36 0x30 0x00 0x01
# 2. 设置黑电平DAC目标码（示例值 0x80）
WR 0x36 0x30 0x20 0x80
# 3. 使能OB行采样
WR 0x36 0x30 0x21 0x01
# 4. 等待2帧稳定
DELAY 66ms
# 5. 回读黑电平状态寄存器
RD 0x36 0x30 0x22 -> 期望 0x80 ± 0x02
# 6. 若偏差超限，按步进调整DAC码后重复
校准寄存器操作不是孤立的“写值”，而是与信号链节点一一对应的工程动作。像素阵列提供参考行，AFE提供增益与偏置，列并行ADC暴露列间差异，数字处理完成最终修正，而I2C/SPI是触达这些节点的唯一通道。把这条链路和寄存器分组对应起来，后续的校准流程、数据记录和异常排查才有明确的落点。