3. onsemi SiC模块封装与引脚布局

SiC MOSFET的开关速度可达数十ns级，di/dt与dv/dt远高于同功率等级的IGBT。这意味着封装内部的寄生电感、端子排布与驱动回路面积，会直接决定模块能否在低过冲、低损耗下可靠工作。onsemi的SiC模块产品线覆盖从分立器件到多芯片并联模块，常见封装包括F2、D3、VE-Trac等，它们在功率端子结构、信号端子位置、散热路径和寄生参数上各有侧重。理解这些差异，是设计驱动与保护电路的第一步。

常见封装类型与结构特征

F2封装是onsemi较早推出的SiC模块平台，采用行业通用的62mm×108mm外形，内部通常为半桥或全桥拓扑。其功率端子为平板式压接结构，直流母线端子与交流输出端子分列模块两端，便于母排叠层设计。F2的显著特点是内部芯片到端子的键合线较长，回路寄生电感相对较高，因此更适合开关频率在20kHz以下、对成本敏感的工业应用。

D3封装是onsemi针对高频、高功率密度场景优化的平台，外形更紧凑，功率端子采用低电感平行排布，直流正负端子间距小且相互靠近，便于外部母排形成紧密叠层。D3内部通常采用多芯片并联，芯片到端子的连接路径经过优化，回路寄生电感可控制在较低水平。其信号端子集中在模块一侧，与功率端子保持一定距离，减少功率回路对驱动信号的磁耦合干扰。

VE-Trac系列面向电动汽车主驱逆变器，采用六单元或半桥结构，功率端子为大电流压接或焊接端子，支持高母线电压。VE-Trac的封装设计强调低热阻和高可靠性，内部采用银烧结或铜夹连接替代传统键合线，显著降低寄生电感和热阻。其信号端子通常包含温度检测、电流检测和驱动接口，布局上远离功率端子，以降低共源电感和噪声耦合。

功率端子与信号端子的分布逻辑

功率端子的核心任务是承载大电流并降低回路电感。onsemi模块通常将直流正极、直流负极和交流输出端子布置在模块相对两侧或同一侧但保持较大间距。对于半桥模块，直流正负端子往往相邻且平行，外部母排应设计为叠层结构，使正负电流路径重叠，从而抵消磁场、降低回路电感。交流输出端子则单独引出，避免与直流回路交叉。

信号端子包括栅极驱动、源极辅助、温度检测和电流检测等。栅极与源极辅助端子必须成对靠近，且源极辅助端子应直接连接到芯片源极的参考点，而不是功率源极端子，以消除共源电感对驱动电压的影响。onsemi模块通常将栅极和源极辅助端子布置在模块边缘，远离功率端子，并在内部采用开尔文连接。温度检测端子通常靠近芯片热点区域，电流检测端子则根据模块是否集成电流传感器而定。

寄生电感与热设计考量

模块内部的寄生电感主要来自键合线、端子结构和内部母排。以F2封装为例，若键合线长度约10mm、直径0.3mm，单根键合线电感约为8～10nH；多根并联后总电感可降至2～3nH。但功率回路的总寄生电感还包括端子电感和外部母排电感，实际回路电感通常在15～25nH范围。D3和VE-Trac通过缩短键合线、采用铜夹或银烧结连接，可将模块内部电感降至5nH以下。

寄生电感对驱动的影响体现在关断过压和栅极振荡上。关断时，di/dt在寄生电感上产生电压尖峰，叠加在母线电压上，可能超过SiC MOSFET的额定电压。同时，共源电感会在栅极回路中引入负反馈，降低开关速度并增加损耗。因此，驱动电路必须采用开尔文源极连接，将栅极回路的源极参考点直接连接到芯片源极，而不是功率源极端子。

热设计方面，SiC模块的芯片面积小、热流密度高，热阻是限制功率输出的关键因素。F2封装通常采用氧化铝或氮化铝陶瓷基板，热阻约为0.3～0.5K/W；D3和VE-Trac采用氮化硅或氮化铝基板，结合银烧结层，热阻可降至0.15～0.25K/W。实际应用中，模块结温需控制在150℃以下，驱动电路应集成温度检测和过温保护，利用模块内置NTC或外部热敏电阻实时监测。

对驱动与保护布局的影响

驱动电路的布局应遵循“功率回路最小化、驱动回路最小化、信号与功率隔离”三项原则。功率回路方面，直流母排应采用叠层结构，正负母排尽量靠近，减小回路面积。驱动回路方面，栅极驱动芯片应尽量靠近模块信号端子，栅极电阻和去耦电容紧贴驱动芯片放置，驱动回路面积控制在1cm²以内。

保护布局方面，过流保护可采用退饱和检测或分流电阻检测。退饱和检测需要在栅极驱动电路中设置消隐时间，避免开关瞬间误触发；分流电阻检测则需在功率回路中串联低感电阻，其寄生电感应小于1nH。过温保护利用模块内置NTC，通过分压电路接入驱动芯片的故障检测引脚，当温度超过设定阈值时触发软关断。

教学示例：半桥模块驱动布局参数

假设采用onsemi D3半桥SiC模块，母线电压800V，额定电流300A，开关频率40kHz。模块内部寄生电感约4nH，外部母排寄生电感约8nH，总回路电感12nH。若关断di/dt为5A/ns，则关断过压为12nH×5A/ns=60V，叠加在800V母线上为860V，低于1200V额定电压，安全裕量充足。若采用F2封装，总回路电感约20nH，同样di/dt下过压为100V，母线电压需降至700V以下或增加吸收电容。

驱动电阻选择方面，开通电阻Rg_on影响开通速度和dv/dt，关断电阻Rg_off影响关断过压。对于D3模块，建议Rg_on=2～5Ω，Rg_off=1～3Ω，具体值需根据实测波形调整。栅极回路电感应控制在5nH以内，去耦电容采用0.1μF和1μF并联，紧贴驱动芯片放置。

从表中可以看出，D3和VE-Trac在寄生电感和热阻上明显优于F2，更适合高频、高功率密度场景。但F2封装成本较低，在低频工业应用中仍有优势。实际选型时，应根据开关频率、母线电压、散热条件和成本预算综合判断。无论选择哪种封装，驱动与保护布局的核心都是降低回路电感、隔离噪声、确保开尔文连接，并通过实测波形验证过冲和温升是否在安全范围内。