4. 硬件在环验证系统架构
硬件在环（HIL）验证的核心思想，是把被测控制器（DUT）从真实功率环境中“摘出来”，用实时仿真器在毫秒甚至微秒级时间尺度上模拟功率级、电机、负载与传感器，再通过 I/O 接口、信号调理和功率放大器把仿真世界与真实控制器重新连接成一个闭环。理解 HIL 系统架构，关键不是记住设备清单，而是看清“信号从哪来、经过什么变换、以什么形式进入控制器、又如何回到仿真模型”这条完整链路。本节以 onsemi 功率级（如三相逆变器 + 栅极驱动 + 电流采样）为对象，说明各组成部分的连接关系与工程要点。
一、HIL 系统的六个基本组成部分
一套典型的 onsemi 功率系统 HIL 验证平台由以下部分构成：
- 实时仿真器：运行功率级、电机、负载和传感器模型，要求仿真步长稳定在 1～10 μs 量级，保证 PWM 边沿和电流纹波能被正确解算。
- I/O 接口板卡：提供数字输入（捕获 PWM、故障信号）、数字输出（驱动使能、继电器控制）、模拟输入（电流/电压反馈）、模拟输出（位置、温度等）以及编码器/旋变接口。
- 信号调理：完成电平转换、隔离、滤波、偏置与缩放，使仿真器 ±10 V 或 0～5 V 的信号范围与控制器 ADC/DAC 的输入范围匹配。
- 功率放大器：把仿真器输出的低压信号放大为控制器可感知的“类真实”信号，例如把电流反馈放大到对应分流电阻上的 mV 级电压，或驱动旋变/编码器模拟输出。
- 被测控制器（DUT）：真实的电机控制器或域控制器，包含 MCU、栅极驱动接口、电流采样电路和保护逻辑。
- onsemi 功率级：在 HIL 中通常以“模型 + 接口”形式存在，即功率级拓扑、器件参数、死区、导通压降等被建模在仿真器内，而真实的栅极驱动芯片、分流电阻等可通过接口板与 DUT 相连，形成半实物闭环。
二、信号链的连接关系
从控制器视角看，HIL 系统要“骗过”它，让控制器以为自己接的是真实功率级。因此信号链必须双向闭合：
前向通道（仿真器 → 控制器）：仿真器解算出三相电流 ia/ib/ic、母线电压 Vdc、转子位置 θ 等物理量，经模拟输出板卡输出 ±10 V 电压，再经信号调理板缩放/偏置为 0～3.3 V 或 0～5 V，送入 DUT 的 ADC 引脚。例如电流采样若采用 5 mΩ 分流电阻、增益 20 的运放，则 10 A 对应 1 V，仿真器需按此比例输出。
反向通道（控制器 → 仿真器）：DUT 输出的 6 路 PWM 信号（典型 10～20 kHz）经数字输入板卡捕获，仿真器据此更新功率级开关状态，进而解算下一时刻电流。同时，故障信号（如过流、过温）由 DUT 输出，经数字输入回读，用于触发仿真模型中的保护状态。
这条双向链路中，时序一致性是最关键的工程约束。PWM 捕获延迟、ADC 采样延迟、仿真步长和信号调理滤波都会引入相位滞后。若总延迟超过约 1/10 的电流环带宽对应时间，闭环可能失稳。因此 HIL 平台通常要求 I/O 延迟小于 1 μs，信号调理带宽高于开关频率的 5～10 倍。
三、onsemi 功率级在 HIL 中的特殊处理
onsemi 功率级通常包含 IGBT 或 SiC MOSFET 模块、栅极驱动芯片（如 NCV5xxx 系列）、分流电阻和母线电容。在 HIL 中，这些器件的电气行为被建模在实时仿真器内，但以下部分需要特别处理：
- 栅极驱动接口：DUT 输出的 PWM 信号并不直接驱动真实功率管，而是被仿真器捕获后用于更新模型中的开关状态。若需验证栅极驱动芯片本身，可将驱动芯片放在 DUT 侧，其输出经数字输入回读仿真器。
- 电流采样：真实分流电阻上的压降为 mV 级，仿真器无法直接输出。因此需通过功率放大器或专用电流仿真板，把模型计算出的电流值转换为对应 mV 电压，再送入 DUT 的采样运放。
- 母线电压：通常由可编程电源提供真实母线电压，或由仿真器输出模拟信号经调理后送入 DUT 的电压采样通道。
- 故障注入：过流、过温、欠压等故障可由仿真器通过数字输出或模拟输出注入，验证 DUT 的保护响应时间和恢复逻辑。
四、架构设计中的三个关键参数
在实际搭建 HIL 平台时，以下参数直接决定验证可信度：
| 参数 | 典型值 | 影响 |
|---|---|---|
| 仿真步长 | 1～10 μs | 步长过大导致 PWM 边沿丢失、电流纹波失真 |
| I/O 延迟 | < 1 μs | 延迟过大压缩电流环相位裕度，引起振荡 |
| 信号调理带宽 | > 5×开关频率 | 带宽不足导致反馈信号相位滞后，影响控制精度 |
以 10 kHz 开关频率、电流环带宽 1 kHz 为例，电流环对应时间常数约 160 μs，其 1/10 为 16 μs。因此总延迟需控制在 16 μs 以内，而仿真步长 5 μs、I/O 延迟 0.5 μs、调理滤波延迟 2 μs 时，总延迟约 7.5 μs，留有足够裕量。若步长增至 20 μs，则总延迟接近 23 μs，闭环可能失稳。
五、从架构到验证任务
理解架构的最终目的是支撑验证任务。例如验证 onsemi 功率级的过流保护：在仿真模型中设置负载电流阶跃至 1.5 倍额定值，观察 DUT 是否在 10 μs 内关断 PWM，同时仿真器记录的故障标志是否与 DUT 输出一致。若 DUT 未响应，需检查反向通道的 PWM 捕获是否正常、故障信号是否被正确回读。若响应但电流波形异常，则需检查前向通道的电流缩放比例和调理滤波是否引入过大延迟。
HIL 系统架构不是设备的简单堆叠，而是一条从模型到物理信号、再从物理信号回到模型的闭环链路。只有每个环节的延迟、精度和量程都匹配，控制器才会“相信”自己面对的是真实的 onsemi 功率级，验证结果才具有工程参考价值。