1. 宽带射频信号链架构总览

宽带射频信号链的本质，是把天线端微弱的、频率跨度可能达到数个倍频程的电磁信号，经过低噪声放大、混频、滤波、可变增益调节，最终变换为数字基带可以采样与解调的信号。与窄带系统不同，宽带链路中每一个器件的带宽、增益平坦度、噪声系数和线性度都会在整个频段内相互牵制，因此理解"链路架构"比记住单个器件参数更重要。

一条典型的宽带接收链路可以抽象为：天线 → 射频前端（限幅/保护、低噪声放大器 LNA、射频滤波器）→ 混频级（本振 LO、混频器、镜像抑制）→ 中频/基带处理（中频放大、可变增益放大器 VGA、抗混叠滤波）→ ADC → 数字基带（DDC、抽取、数字校正）。发射链路方向相反：DAC → 重构滤波 → 正交调制 → 驱动放大 → 功率放大 → 天线。本节聚焦接收主链，但架构思想对收发对称成立。

从架构视角看，ADI 的产品组合恰好覆盖了这条链路的每一段。射频前端可用 HMC 系列宽带 LNA 与限幅器；混频级有 ADL 系列宽带混频器与集成正交解调器（如 ADL5380）；中频与基带侧有 ADL5330 一类 VGA 与差分放大器；ADC 侧则有 AD9208、AD9680 等高速宽带转换器；数字侧由 ADI 的 DDC/抽取 IP 或 FPGA 参考设计承接。理解"哪一段由哪类器件承担"，是后续逐级优化参数的前提。

设计目标与指标分解逻辑

宽带链路的设计目标通常不是单一指标最优，而是在灵敏度、动态范围、带宽平坦度、镜像抑制和功耗之间取得平衡。指标分解的基本方法是"从末端倒推"：先确定 ADC 的满量程与 SNR，再反推链路所需的总增益和噪声系数上限。

以接收链路为例，若 ADC 满量程为 1.4 Vpp（约 +7 dBm 折算到 50 Ω），要求基带 SNR ≥ 60 dB，则 ADC 输入端等效噪声底约为 −53 dBm/Hz 量级（含量化与时钟抖动）。若天线端最小可检测信号为 −100 dBm，链路总增益需约 47 dB 才能把信号抬到 ADC 有效位以上。此时若 LNA 噪声系数为 1.5 dB、混频器 8 dB、中频链 6 dB，按 Friis 公式级联，前级 LNA 的增益必须足够高（例如 20 dB），才能把后级噪声贡献压下去。

F_total = F1 + (F2-1)/G1 + (F3-1)/(G1·G2) + ...

示例（线性值）：
LNA:  F1 = 1.41 (1.5 dB), G1 = 100 (20 dB)
Mixer: F2 = 6.31 (8 dB),  G2 = 0.5 (-3 dB)
IF:   F3 = 3.98 (6 dB)

F_total = 1.41 + (6.31-1)/100 + (3.98-1)/(100×0.5)
        = 1.41 + 0.053 + 0.060 = 1.523
NF_total ≈ 1.83 dB

这个示例说明：只要第一级 LNA 增益足够，后级噪声对总 NF 的贡献会被显著稀释。但增益不能无限提高，因为混频器和后级放大器的线性度有限，增益过高会让大信号提前压缩，动态范围反而恶化。因此实际设计中，LNA 增益、混频器 IIP3、VGA 增益分配需要联合迭代。

宽带带来的特殊约束

窄带系统中，滤波器可以做得陡峭，匹配网络只需覆盖一个频段。宽带链路则面临三个额外约束：其一，LNA 的增益平坦度在数个倍频程内可能波动 2～3 dB，需要在后级用均衡或数字校正补偿；其二，混频器的镜像频率随本振变化，固定滤波器难以全程抑制，往往需要采用镜像抑制混频器或复数混频架构；其三，ADC 的采样时钟抖动在高中频直接采样时对 SNR 的影响随输入频率升高而加剧，时钟相位噪声成为系统级瓶颈。

从架构到参数：一张可执行的分解表

下表给出一个宽带接收链路的指标分解示例，参数为教学假设值，用于说明各级指标如何相互约束，并非实测结果。

这张表的价值在于：它把"系统指标"翻译成了"每一级要守住什么"。例如，若最终测得灵敏度不达标，可以按表逐级核查——是 LNA 的 NF 超标，还是混频器增益压缩导致后级噪声占比上升，抑或 ADC 时钟抖动吃掉了 SNR 余量。架构总览的意义，正是让排障有路径、优化有优先级。