2. ADI数据采集系统架构与精度预算
在工业现场，一个数据采集通道的最终精度，从来不是由 ADC 单独决定的。传感器输出阻抗、前端 RC 网络的建立时间、基准电压的温漂、电源纹波、数字接口的串扰，都会以各自的方式叠加到最终读数上。要判断“这块板子能不能做到 16 位有效精度”，必须先把整条信号链拆开，逐级分配误差容限，再找出真正主导误差的那一环。
一、完整信号链的层级结构
以 ADI 典型的多通道工业采集方案为例，从物理量到数字码，信号依次经过以下环节：
- 传感器接口级：热电偶、RTD、4–20 mA 变送器或桥式传感器，输出可能是微伏级差分电压或电流环信号，伴随源阻抗与共模电压。
- 模拟前端（AFE）：包括保护、滤波、仪表放大器或 PGA。例如 AD8226/AD8422 用于桥式信号，ADA4254 用于高阻小信号。此级决定共模抑制、输入偏置电流和增益误差。
- RC 抗混叠与驱动级：RC 网络限制带宽，同时必须让 ADC 采样电容在采集窗口内建立到目标精度。驱动放大器（如 ADA4807、ADA4945）的建立时间与输出阻抗直接影响建立误差。
- ADC 级：以 ADI 的 AD7124-8（24 位 Σ-Δ）、AD7606B（16 位 8 通道同步采样）或 AD4630-24（24 位 SAR）为代表。此级贡献量化噪声、INL、失调、增益误差和噪声密度。
- 基准与电源级：ADR4525、LTZ1000 等基准的初始精度、温漂和 1/f 噪声，会按比例直接进入转换结果；LDO 的 PSRR 与开关电源纹波则通过 ADC 的电源抑制比耦合进输出。
- 数字处理级：SPI/菊花链接口、数字滤波（sinc、FIR）、抽取率设置、校准系数存储与 MCU 端运算。此级引入时序抖动、截断误差和量化舍入。
这六级并非简单串联，而是存在耦合：前端增益误差会被 ADC 的满量程缩放放大，基准漂移会同时影响 ADC 和激励源。因此精度预算必须按“误差传递”而非“误差相加”来建模。
二、精度预算表的建立方法
精度预算的核心是把“满量程百分比”或“绝对电压”统一到同一参考点。工程上常用两种方式：以 ADC 输入端为参考（RTI，Referred To Input），或以传感器物理量为参考（RTD 温度、压力值）。推荐以 RTI 为主，因为 ADC 的噪声、失调、基准误差都在这一层直接可比。
预算表至少应包含以下列：误差项、典型值、最大值、温度系数、分布类型（随机/系统）、是否可校准、折算到 RTI 的等效值、占总预算比例。其中“是否可校准”决定了误差是进入 RSS（均方根）还是直接线性相加——系统误差若不能校准，必须按最坏情况叠加。
以一个 24 位 Σ-Δ 采集 RTD 的通道为例，假设满量程 ±20 mV、目标精度 0.1 ℃（对应约 0.4 µV RTI），各环节典型分配如下：
| 误差环节 | 典型值 (RTI) | 最大值 (RTI) | 可校准 | 占比 |
|---|---|---|---|---|
| 传感器自热与引线 | 0.15 µV | 0.30 µV | 部分 | 18% |
| AFE 失调与漂移 | 0.10 µV | 0.25 µV | 是 | 15% |
| RC 建立误差 | 0.05 µV | 0.12 µV | 否 | 7% |
| ADC 噪声（24 位） | 0.08 µV | 0.15 µV | 否 | 9% |
| 基准温漂 | 0.12 µV | 0.28 µV | 部分 | 17% |
| 电源纹波耦合 | 0.06 µV | 0.18 µV | 否 | 11% |
| 数字截断与舍入 | 0.03 µV | 0.06 µV | 否 | 4% |
| 其他（EMI、串扰） | 0.10 µV | 0.30 µV | 否 | 19% |
按 RSS 合成，典型值合计约 0.28 µV，最大值合计约 0.62 µV。若目标为 0.4 µV，则典型情况下满足，最坏情况下超标。此时主导误差源是“其他（EMI/串扰）”和“传感器自热”，而非 ADC 本身——这正是精度预算的价值：它把注意力从“换更高位 ADC”转移到真正瓶颈上。
三、多通道工业采集板误差预算实战
假设一块 8 通道采集板，每通道接 PT100 三线制 RTD，激励电流 500 µA，经 AD7124-8 内部 PGA 增益 32，基准 2.5 V，目标在 −40～85 ℃ 内达到 ±0.2 ℃ 精度。关键计算如下：
- RTD 灵敏度：PT100 在 0 ℃ 时约 0.385 Ω/℃，500 µA 激励下为 0.1925 µV/℃。±0.2 ℃ 对应 0.0385 µV RTI，这是非常苛刻的要求。
- ADC 噪声：AD7124-8 在增益 32、输出数据率 10 SPS 时，RMS 噪声约 0.05 µV，峰峰值约 0.3 µV。仅此一项已接近目标，必须提高抽取率或降低增益。
- 基准误差：ADR4525 初始精度 0.02%，温漂 2 ppm/℃。在 85 ℃ 时漂移约 170 ppm，折算到 20 mV 满量程为 3.4 µV，远超预算。因此必须使用比例式测量（RTD 与基准共用激励源）或选用更高等级基准。
- 引线电阻：三线制可抵消大部分引线误差，但剩余失配 0.01 Ω 对应 0.005 µV，可接受。
- 电源纹波：若 LDO PSRR 在 100 kHz 为 40 dB，开关纹波 10 mV 耦合到 ADC 电源为 0.1 mV，经 ADC PSRR 80 dB 后为 0.01 µV，可忽略。
综合判断：该设计在 10 SPS 下典型精度约 ±0.15 ℃，最坏情况约 ±0.35 ℃，未完全达标。改进方向按优先级为：改用比例式基准（消除基准漂移）、提高抽取率至 50 SPS 降低噪声、将 PGA 增益降至 16 并增加一级外部低噪声放大器。这三项调整后，预算可压缩到 ±0.18 ℃ 以内。
最后需要强调：精度预算表中的每一项都应能追溯到具体的数据手册参数或实测数据。ADI 的许多 ADC 数据手册会给出噪声表、INL 曲线和基准推荐电路，这些是预算的起点。把预算表与实测的零输入噪声、满量程误差、温漂曲线对照，才能确认误差模型是否成立，并据此决定是否需要校准或硬件改版。