2. 动态信号采集链路与ADI信号链选型
动态信号分析的质量，往往在信号进入ADC之前就已经被决定。传感器输出可能是高阻的电荷信号、微弱的差分电压、带共模偏置的桥式输出，也可能是已经调理好的单端电压。若把传感器直接接到ADC输入端，常见后果是：信号被ADC输入电容和采样开关反冲拉低、共模电平不匹配导致削顶、高频噪声折叠进基带、驱动能力不足造成增益误差。因此，端到端信号链的认知应围绕一条主线建立：传感器接口 → 调理电路 → 抗混叠滤波 → ADC驱动 → ADC/DAC → 数字接口与后端处理。每一级都在为下一级提供“合适的信号条件”，而不是简单串联。
一、从传感器接口开始定义信号条件
接口设计的第一步是明确传感器的输出类型与源阻抗。以压电加速度计为例，其输出为电荷量，源阻抗极高，必须使用电荷放大器或IEPE恒流源供电方式转换为低阻电压；以应变片桥路为例，输出为毫伏级差分电压，且叠加在VEXC/2的共模电平上，需要仪表放大器进行差分放大并抑制共模；以麦克风为例，MEMS麦克风多为差分输出，而驻极体麦克风则需要偏置电阻和隔直电容。ADI的CN-0350、CN-0540等参考电路正是针对这类接口给出的完整方案。
接口阶段需要确定的参数包括：源阻抗范围、信号带宽、共模电压、是否需要激励源、是否需要隔离。若源阻抗超过几kΩ，而ADC输入又存在采样反冲，就必须在ADC前加入缓冲器，否则建立时间不足会直接表现为增益误差和失真。
二、调理电路：增益、共模与偏置的再平衡
调理电路的核心任务是把传感器输出映射到ADC的输入范围内，同时保持信噪比。典型结构包括仪表放大器、单端转差分放大器、电平移位网络和可编程增益放大器（PGA）。以AD8421为例，其增益由单个外部电阻RG设定，G = 1 + 9.9kΩ/RG，若RG=1kΩ，则G≈10.9。对于±10mV的桥式输出，放大后约为±109mV，再叠加到ADC的共模电平上，即可落入±2.5V或0~5V输入范围。
共模与偏置的处理同样关键。若ADC采用单电源供电，输入范围通常为0~VREF，而传感器输出可能为双极性，此时需要用VREF/2作为偏置基准，把双极性信号抬升到中间电平。ADI的ADR45xx系列基准源和ADA4807等低噪声运放常用于此类偏置与缓冲。需要注意的是，偏置网络本身也会引入噪声和漂移，因此基准源的温度系数和噪声指标应与系统目标分辨率匹配。
三、抗混叠滤波：在采样前限制带宽
抗混叠滤波器（AAF）的作用是抑制高于奈奎斯特频率的成分，防止其折叠回基带。若采样率为fs，则奈奎斯特频率为fs/2。对于fs=100kSPS的系统，奈奎斯特频率为50kHz，任何高于50kHz且未被抑制的信号都会混叠。工程上通常要求AAF在奈奎斯特频率处提供足够的衰减，并在通带内保持平坦。
以二阶巴特沃斯低通滤波器为例，若截止频率fc=20kHz，则在50kHz处的衰减约为-15.9dB；若改用四阶，则衰减可提升到-31.8dB。实际设计中，AAF往往与ADC驱动级合并，形成“驱动+滤波”一体化结构。ADI的ADA4945、ADA4807等运放配合RC网络，可构成差分抗混叠滤波器。需要特别注意的是，RC元件容差会影响截止频率和相位，因此在高精度场合应选用1%或更高精度的电阻和C0G/NP0电容。
四、ADC驱动：建立时间、反冲与噪声的平衡
ADC驱动级是信号链中最容易被低估的一环。SAR ADC在每次采样时，内部采样电容会与外部驱动电路发生电荷再分配，形成反冲。若驱动运放的建立时间不足，采样电容上的电压无法在采集窗口内稳定到目标精度，就会产生增益误差。以AD7980（16位、1MSPS）为例，其采样电容约为30pF，采集窗口约为300ns。若驱动运放的单位增益带宽为10MHz，则建立到16位精度（约0.0015%）所需时间可能超过采集窗口，此时必须提高带宽或降低源阻抗。
驱动级的设计要点包括：选择足够带宽和压摆率的运放、在运放与ADC之间加入隔离电阻、合理设置RC时间常数。隔离电阻RISO与ADC输入电容CIN形成低通，但RISO过大会增加建立时间，过小则无法隔离反冲。通常RISO在10Ω~50Ω之间，需结合ADC数据手册的推荐值调整。
五、ADC/DAC选型：分辨率、速度与接口的权衡
ADC选型应围绕四个维度：分辨率、采样率、输入类型和接口。分辨率决定理论动态范围，16位ADC的理论SNR约为98dB，但实际有效位数（ENOB）受噪声、失真和驱动能力影响。采样率需满足奈奎斯特条件并留出余量，通常取信号最高频率的2.5~5倍。输入类型分为单端和差分，差分输入对抗共模干扰和偶次谐波更有利。接口方面，SPI适合中低速多通道，LVDS适合高速，并行接口适合高吞吐。
DAC选型则关注建立时间、毛刺能量和分辨率。在动态信号分析中，DAC常用于激励源或闭环控制。以AD5761为例，其16位分辨率、±10V输出范围和SPI接口，适合作为精密激励源。若用于波形合成，还需考虑更新率和重建滤波器。
六、端到端信号链的ADI产品族映射
把上述环节映射到ADI产品族，可以形成一条清晰的选型路径：传感器接口层可选AD8226/AD8421等仪表放大器或ADA4807等低噪声运放；调理层可选AD8250/AD8251等PGA；抗混叠与驱动层可选ADA4945/ADA4807配合RC网络；ADC层可选AD7980/AD7768/AD7124等；DAC层可选AD5761/AD5686等；基准层可选ADR45xx/ADR44x；数字隔离与接口可选ADuM系列。每一层都有对应的评估板和参考电路，便于快速验证。
七、一个可复现的选型示例
假设目标为采集一路压电加速度计信号，带宽10kHz，动态范围要求不低于90dB，采样率100kSPS。按上述链路逐级确定：传感器输出为电荷信号，选用IEPE恒流源供电，接口层使用AD8421构成电荷放大器，增益设为10倍；调理后信号为±100mV差分，共模约2.5V；抗混叠滤波器采用二阶巴特沃斯，fc=20kHz，R=1kΩ、C=8nF（C0G），在50kHz处衰减约-15.9dB；ADC驱动选用ADA4807，RISO=22Ω，配合ADC输入电容形成隔离；ADC选用AD7980，16位、1MSPS，差分输入，SPI接口；基准选用ADR4550，提供5V基准。该链路在100kSPS下理论SNR约98dB，扣除驱动和滤波损耗后，实际ENOB预计在14~15位之间，满足90dB动态范围要求。
八、常见误区与排障方向
第一类误区是“ADC分辨率越高越好”。若前端噪声和驱动能力不足，24位ADC的实际ENOB可能只有16位，多出的位数被噪声淹没。第二类误区是“抗混叠滤波器可以省略”。在动态信号分析中，高频噪声折叠会直接污染频谱，使谐波和边带判断失效。第三类误区是“驱动运放随便选”。SAR ADC的反冲对运放带宽和压摆率有明确要求，选型时应以数据手册的建立时间曲线为依据。
排障时可按信号流向逐级测量：先用示波器观察传感器输出是否正常，再检查调理级输出是否削顶或偏置错误，然后用频谱仪观察滤波后带外抑制是否达标，最后检查ADC数字输出码是否稳定。若频谱中出现非谐波杂散，优先怀疑抗混叠不足或驱动级振荡；若底噪偏高，优先检查基准源和偏置网络。
端到端信号链的认知，最终要落到“每一级都为下一级提供合适条件”这一原则上。传感器接口解决源阻抗和共模，调理解决增益和偏置，抗混叠解决带宽限制，驱动解决建立时间和反冲，ADC/DAC解决量化和接口。ADI产品族在每个环节都有对应的器件和参考电路，选型时按信号条件逐级匹配，比孤立地比较ADC参数更可靠。