1. 低噪声信号链设计导论

在精密测量、医疗成像、工业传感与音频采集等场景中，系统能分辨的最小信号往往不由ADC位数决定，而由前端模拟信号链的噪声底决定。一个16位ADC理论动态范围约96 dB，若前端运放噪声过大，实际有效位数（ENOB）可能只剩12位。低噪声信号链设计的核心任务，就是让每一级引入的噪声相对于目标信号足够小，使系统整体性能由最"贵"的那一级（通常是ADC或传感器）主导，而非被廉价的前级噪声淹没。

一、ADI典型信号链架构

ADI将精密信号采集链路抽象为一条从物理世界到数字域的连续通路，典型架构包含六个功能段：

• 传感器/信号源：输出微弱差分或单端信号，同时带有源阻抗与源噪声。
• 保护与滤波：RC网络限制带外能量，防止过压损坏后级，同时抑制混叠。
• 仪表放大器/缓冲级：提供高输入阻抗、共模抑制与初步增益，常用AD8421、AD8221等。
• 增益/滤波级：由低噪声运放（如ADA4898、AD797）构成有源滤波与二级增益，决定链路噪声系数。
• ADC驱动级：完成单端转差分、共模电平搬移与抗混叠，常用ADA4940、ADA4807等全差分放大器。
• 基准与ADC：基准电压源（如ADR4550）的噪声直接叠加到量化结果，ADC（如AD7768、AD7177）完成采样与量化。

这条链路的每一级都同时做三件事：传递信号、放大噪声、引入自身噪声。设计者的工作是在增益分配、阻抗匹配与带宽限制之间找到平衡点，使后级噪声被前级增益"压制"，而前级噪声又足够低。

二、噪声与性能指标定义

低噪声设计必须统一"参照系"。工程上最常用的做法是把所有噪声折算到输入端（RTI, Referred To Input），即假设一个等效噪声源串联在信号源处，产生与整条链路相同的输出噪声。这样不同增益配置下的链路可以直接比较。

关键指标包括：

• 电压噪声密度 en：单位 nV/√Hz，如AD797约0.9 nV/√Hz，ADA4898约1 nV/√Hz。它决定宽带噪声底。
• 电流噪声密度 in：单位 pA/√Hz，与源阻抗相乘后转化为电压噪声，高阻源场景不可忽略。
• 0.1–10 Hz 峰峰值噪声：低频1/f噪声指标，精密直流测量中常是主要误差来源。
• 总输出噪声：对各噪声源平方和开根号（RSS），再乘以对应增益。
• SNR / ENOB：SNR = 20·log10(满量程RMS / 总噪声RMS)，ENOB = (SNR − 1.76)/6.02。
• 噪声系数 NF：衡量链路相对源噪声的恶化程度，NF = 10·log10(SNR_in / SNR_out)。

一个常被忽略的事实是：电阻热噪声本身也是信号链的一部分。1 kΩ电阻在室温下的噪声密度约为4 nV/√Hz，已经超过许多低噪声运放。因此，降低源阻抗、合理选择反馈电阻阻值，往往比换一颗更贵的运放更有效。

三、课程项目任务说明

本课程以一个可复现的精密应变桥信号采集链路为项目载体，贯穿30章内容。项目目标：在0.1–10 Hz带宽内，对来自350 Ω应变桥的±10 mV差分信号进行放大与数字化，要求折算到输入端的总噪声不超过1 μV_RMS，ENOB不低于18位。

项目分四个阶段推进：

1. 指标分解：根据目标噪声与带宽，反推各级允许的噪声预算，确定增益分配。
2. 器件选型与电路实现：选择仪表放大器、低噪声运放、全差分驱动与ADC，完成原理图与参数计算。
3. 噪声建模与仿真：用SPICE或噪声分析工具验证各级噪声贡献，识别主导项。
4. 实测与优化：搭建原型，测量输出噪声谱密度与0.1–10 Hz峰峰值噪声，与预算对比并迭代。