1. 课程导入与StarRC定位

在数字集成电路的物理实现流程中，从版图（Layout）到最终签核（Sign-off）之间，存在一个决定芯片能否按预期速度、功耗和可靠性工作的关键环节——寄生参数提取（Parasitic Extraction）。当综合与布局布线工具完成标准单元摆放和金属互连后，版图上每一条金属走线、每一个通孔、每一层介质都会引入电阻、电容乃至电感。这些寄生参数叠加在晶体管本征特性之上，直接改变时序路径的延迟、时钟树的偏斜、耦合噪声的幅度以及动态功耗的分布。StarRC 正是 Synopsys 提供的、用于在签核阶段完成高精度寄生提取的核心工具。

寄生提取在签核流程中的角色

签核流程通常包含时序签核、功耗签核、信号完整性签核、物理验证等多个分支，而寄生提取是这些分支共同的“数据源头”。其基本链路可以概括为：版图 + 工艺技术文件 + 提取规则 → StarRC 提取 → 寄生网表（SPEF/DSPF）→ 时序/功耗/噪声分析引擎。如果提取结果失真，后续所有分析都会建立在错误的基础之上。因此，StarRC 的输出精度和运行效率，直接决定了签核结论的可信度。

需要特别区分的是：布局布线工具内部通常也带有“估算级”的寄生提取，用于优化阶段的快速迭代；而 StarRC 面向的是签核级提取，它使用更完整的工艺堆叠信息、更精细的场求解算法和更严格的规则，代价是运行时间更长、资源消耗更大。理解这一分工，是理解 StarRC 定位的起点。

StarRC 工具链概览

StarRC 并非单一可执行程序，而是一组围绕提取任务组织的工具与数据格式的集合。理解工具链的组成，有助于在实际项目中快速定位该用哪个命令、该准备哪些文件。

核心输入包括三类。第一类是版图数据，常见格式为 GDSII、OASIS，或在 Milkyway 数据库中以设计库形式存在。第二类是工艺技术文件，通常以 ITF（Interconnect Technology File）格式描述金属层、通孔、介质层的厚度、宽度、电阻率与介电常数等物理参数。第三类是提取规则文件，由 ITF 经 StarRC 的 grdgen 流程编译生成 nxtgrd 格式，其中固化了提取模式、精度等级、频率点等控制信息。

核心输出是寄生网表，最常用的格式为 SPEF（Standard Parasitic Exchange Format），也可输出 DSPF、二进制格式或直接写入 Milkyway。SPEF 以网络（net）为单位，记录每个节点的对地电容、耦合电容以及电阻网络拓扑，供 PrimeTime、PrimePower、PrimeTime SI 等引擎读取。

围绕主提取引擎，StarRC 还提供若干配套能力：StarRC Custom 面向定制电路和晶体管级提取；StarRC in-design 可与 ICC2 等实现工具联动，在实现过程中进行增量提取；Explorer 类流程用于快速评估不同提取设置的影响。这些能力共同构成了从快速评估到最终签核的完整谱系。

学习路径与实战目标

本课程围绕“能独立完成一次可信的签核级提取”这一目标组织内容，学习路径大致分为四个层次。

第一层：建立流程认知。理解寄生提取在签核中的位置、StarRC 的输入输出边界，以及它与布局布线内估算提取的区别。这一层对应本章及后续流程总览章节。

第二层：掌握输入准备。学会阅读 ITF 文件中的关键参数，理解 nxtgrd 的生成过程，能够判断工艺文件与版图层号是否匹配。这一层是实际项目中最容易出错的环节。

第三层：编写与控制提取。能够编写 StarRC 控制文件，设置提取模式（RC、RCC、C-only 等）、精度等级、频率、耦合阈值、输出格式等关键选项，并理解每个选项对结果和运行时间的影响。

第四层：结果验证与签核交付。能够检查 SPEF 的完整性、合理性，使用时序引擎反标验证，识别提取异常（如悬空节点、异常大电容、层号错位），并形成可交付的签核数据包。

实战目标可以具体化为：给定一套版图、ITF 和规则文件，能够独立完成一次全芯片提取，输出 SPEF，并在 PrimeTime 中成功反标，时序结果与参考流程偏差在可接受范围内。这个目标贯穿全部章节，每一章都服务于它的一部分。

接下来的章节将按照上述路径逐步展开：先建立流程全景，再深入输入文件、控制选项、提取模式、结果验证与常见问题处理。每一章都会尽量给出可操作的命令、参数示例和判断依据，帮助你把知识转化为实际项目中的执行能力。