首页
›
芯片硬件与光电工程
›
208-Synopsys STA综合与数字实现工程
›
《Synopsys PrimeTime时序签核体系》
VIP20
本课程属于:208-Synopsys STA综合与数字实现工程
芯片硬件与光电工程 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
Synopsys PrimeTime时序签核体系
共计 30 章节
可可资料掘金营 · 点击在线试看
01
时序签核体系总览
目标=PrimeTime在数字IC设… · 签核标准 · 输入输出文件与典型工作流
时序签核体系总览
PrimeTime
02
PrimeTime启动与设计加载
目标=read_verilog · link_design · current_design
PrimeTime
启动
03
时序报告基础
目标=report_timing · report_constraint · report_analysis_co…
时序报告基础
report
04
时钟定义与约束
目标=create_clock · create_generated_c… · set_clock_uncertai…
时钟定义
约束
05
输入输出延迟约束
目标=set_input_delay · set_output_delay · 虚拟时钟
输入输出延迟约束
set
06
时序例外约束
目标=set_false_path · set_multicycle_pat… · set_max_delay
时序例外约束
set
07
路径分组与优先级
目标=group_path · set_path_group · weight
路径分组
优先级
08
建立时间与保持时间检查
目标=setup/hold分析原理 · 检查公式 · common path pessim…
建立时间
保持时间检查
09
恢复与移除时间检查
目标=recovery/remova… · 异步复位/置位路径 · 与setup/hold的区别及签核要…
恢复
移除时间检查
10
时序模型与库文件
目标=NLDM · CCS · ECSM
时序模型
库文件
11
寄生参数与延迟计算
目标=SPEF · DSPF · RC提取
寄生参数
延迟计算
12
片上变异与AOCV/POCV
目标=set_timing_dera… · OCV · AOCV
AOCV/POCV
片上变异
13
串扰与噪声分析
目标=SI分析流程 · set_si_enable · 噪声窗口
串扰
噪声分析
14
功耗与电压降感知时序
目标=多电压域 · level shifter · isolation
功耗
电压降感知时序
15
多时钟与时钟域交叉
目标=同步/异步时钟域 · set_clock_groups · CDC路径处理
多时钟
时钟域交叉
16
时序约束验证与调试
目标=check_timing · report_clock · report_case_analys…
时序约束验证
调试
17
路径分析与报告解读
目标=report_timing -… · -path_type · -max_paths
路径分析
报告解读
18
时序优化与ECO
目标=fix_eco_timing · size_cell · insert_buffer
ECO
时序优化
19
PrimeTime与物理数据
目标=read_parasitics · read_physical · DEF/LEF加载
PrimeTime
物理数据
20
PrimeTime DMSA与分布式分析
目标=多场景多模式签核 · 场景管理 · 分布式处理与结果合并
PrimeTime
DMSA
21
PrimeTime与Formality/PrimeECO
目标=形式验证与ECO流程集成 · 确保时序修复后功能一致
PrimeTime
Formality/Pr…
22
PrimeTime与StarRC/PrimeShield
目标=寄生提取与噪声签核协同 · 数据交换与一致性检查
PrimeTime
StarRC/Prime…
23
签核场景与模式配置
目标=MCMM · scenario定义 · set_operating_cond…
签核场景
模式配置
24
时序签核质量检查
目标=signoff checkli… · 约束覆盖率 · 例外审计
时序签核质量检查
signoff
25
低功耗签核
目标=UPF多电压 · 电源开关 · 隔离单元
低功耗签核
UPF
26
先进工艺签核挑战
目标=FinFET · GAA · 多重曝光
先进工艺签核挑战
FinFET
27
时序签核自动化
目标=Tcl脚本 · 批处理 · 回归测试
时序签核自动化
Tcl
28
实战案例一
目标=从RTL到签核的完整时序收敛流… · 包含约束编写 · 分析
实战案例一
RTL
29
实战案例二
目标=多时钟域SoC签核 · 处理CDC · 多电压与串扰
实战案例二
SoC
30
前沿与展望
目标=机器学习辅助时序签核 · 云上PrimeTime · 3D IC与Chiplet时序签核趋…
前沿
目标=机器学习辅…
所属VIP或分类
同VIP:Design-Compiler约束与综合优化
同VIP:PrimeTime-OCV与统计时序分析
同VIP:PrimeTime-SI串扰与时序签核