VIP20
本课程属于：208-Synopsys STA综合与数字实现工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Design Compiler约束与综合优化

共计 30 章节
可可资料掘金营 · 点击在线试看
01
Design Compiler综合流程与约束驱动方法
目标=介绍DC综合的完整流程 · 包括读入设计 · 约束
DesignCompiler
02
设计对象与工作环境配置
目标=讲解DC中的设计对象（desi… · cell · port
设计对象工作环境配置
03
时序约束基础
目标=时钟定义与传播 · create_generated_c… · set_clock_latency
时序约束基础目标=时钟定义
04
输入输出延迟与组合逻辑约束
目标=使用set_input_del… · set_output_delay描述… · 结合虚拟时钟处理I/O接口
输入输出延迟组合逻辑约束
05
时序例外与路径分组
目标=深入set_false_pat… · set_multicycle_pat… · set_max_delay
时序例外路径分组
06
设计规则约束与面积约束
目标=设置set_max_trans… · set_max_capacitanc… · set_max_fanout等设计规…
设计规则约束面积约束
07
环境属性与寄生参数建模
目标=使用set_load · set_driving_cell · set_input_transiti…
环境属性寄生参数建模
08
约束管理与脚本化流程
目标=使用source · include组织约束文件 · 利用write_script
约束管理脚本化流程
09
综合优化阶段与编译策略
目标=解析compile的各个阶段（… · 逻辑优化 · 门级映射）
综合优化阶段编译策略
10
时序优化技术
目标=路径分组与优先级 · set_critical_range · set_cost_priority等…
时序优化技术目标=路径分组
11
时序优化技术
目标=寄存器重定时与流水线 · pipeline_design · retiming等命令进行寄存器重定…
时序优化技术目标=寄存器重定…
12
时序优化技术
目标=逻辑复制与负载隔离 · set_dont_touch · set_size_only等命令
时序优化技术目标=逻辑复制
13
面积与功耗优化
目标=使用set_max_area · set_max_dynamic_po… · set_max_leakage_po…
面积功耗优化
14
多时钟域与跨时钟域约束
目标=处理多时钟设计 · 定义时钟组与异步关系 · 使用set_clock_groups
多时钟域跨时钟域约束
15
生成时钟与时钟分频/倍频
目标=使用create_genera… · 倍频 · 门控时钟
生成时钟时钟分频
16
I/O接口时序约束实战
目标=针对典型接口（如SPI · I2C · DDR等）建立输入输出延迟约束
I/O接口时序约束实战
17
复杂时序例外实战
目标=针对多周期路径 · 假路径 · 最大/最小延迟路径
复杂时序例外实战目标=针对多周期…
18
层次化设计与模块级综合
目标=使用set_dont_touc… · set_boundary_optim… · uniquify等命令处理层次边界
层次化设计模块级综合
19
综合与物理布局的协同
目标=介绍DC的物理感知综合（top… · 使用set_physical_con… · create_floorplan等命…
综合物理布局的协同
20
低功耗综合与UPF流程
目标=使用UPF描述电源域 · 隔离 · 电平转换等低功耗意图
UPF低功耗综合
21
综合结果分析与报告解读
目标=深入解读report_timi… · report_area · report_power
综合结果分析报告解读
22
时序违例调试与修复
目标=针对建立时间 · 保持时间违例 · 分析原因并采取约束调整
时序违例调试修复
23
设计规则违例调试与修复
目标=处理max_transitio… · max_capacitance · max_fanout等DRC违例
设计规则违例调试修复
24
综合脚本自动化与版本控制
目标=编写完整的综合脚本 · 包括变量设置 · 约束加载
综合脚本自动化版本控制
25
综合与形式验证的一致性
目标=使用Formality进行RT… · 设置必要的指导与黑盒 · 解决综合优化导致的验证不匹配问题
综合形式验证的一致性
26
综合与静态时序分析（STA）的协同
目标=将DC约束导出为SDC供Pri… · 理解DC与PT在时序计算上的差异 · 确保约束一致性并完成签核级时序分析
STA综合
27
先进工艺节点下的综合挑战
目标=针对FinFET · 多阈值电压 · 低电压等工艺特点
先进工艺节点下的…FinFET
28
综合优化案例一
目标=高性能处理器核 · 从约束制定到综合优化 · 实现频率
综合优化案例一目标=高性能处理…
29
综合优化案例二
目标=高速接口模块 · 处理多时钟域 · 高速I/O约束
综合优化案例二目标=高速接口模…
30
综合优化案例三
目标=低功耗SoC子系统 · 应用UPF进行低功耗综合 · 优化动态功耗与漏电功耗
综合优化案例三SoC