VIP20
本课程属于：208-Synopsys STA综合与数字实现工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Synopsys Design Compiler综合工程

共计 30 章节
可可资料掘金营 · 点击在线试看
01
DC综合工程全景
目标=从RTL到门级网表的完整流程 · DC在ASIC/FPGA设计中的定位 · 综合工程的核心交付物与质量指标
DC综合工程全景
02
DC启动环境与工作目录
目标=.synopsys_dc.se… · search_path与link_l… · 工艺库文件（.db/.lib）的识别…
DC启动环境
03
设计对象与层次管理
目标=current_design · design · cell
设计对象层次管理
04
时序约束基础
目标=create_clock · create_generated_c… · set_input_delay/se…
时序约束基础create
05
时序例外与路径分组
目标=set_false_path · set_multicycle_pat… · set_max_delay/set_…
时序例外路径分组
06
环境约束与设计规则
目标=set_driving_cel… · set_load · set_max_transition
环境约束设计规则
07
面积与功耗约束
目标=set_max_area · set_max_leakage_po… · set_max_dynamic_po…
面积功耗约束
08
综合库与目标库配置
目标=target_library · link_library · symbol_library
综合库目标库配置
09
read与analyze/elaborate
目标=read_verilog/re… · 参数化设计的展开 · 黑盒与未解析引用的处理
readanalyze/elab…
10
link与check_design
目标=link_library的解析… · unresolved referen… · check_design报告解读与常…
linkcheck
11
compile基础流程
目标=compile的默认行为 · compile_ultra的适用场景 · 增量编译（incremental）与…
compile基础流程
12
编译策略与优化选项
目标=compile -bounda… · -scan · -retime
编译策略优化选项
13
时序报告解读
目标=report_timing的路… · slack计算 · arrival/required时间…
时序报告解读report
14
时序违例调试
目标=setup/hold违例的根因… · 关键路径定位 · 逻辑层次与单元延迟的贡献分析
时序违例调试setup/hold
15
面积与功耗报告
目标=report_area · report_power · report_clock_gatin…
面积功耗报告
16
设计规则检查与修复
目标=report_constrai… · max_transition/max…
设计规则检查修复
17
时钟树综合前的约束准备
目标=clock_gating_ch… · clock_gating_setup… · 时钟门控单元的映射与报告
时钟树综合前的约…clock
18
多时钟与跨时钟域综合
目标=多时钟域约束 · 异步时钟组（set_clock_gr… · 跨时钟域路径的false_path与…
多时钟跨时钟域综合
19
I/O时序与接口约束
目标=输入输出延迟的板级建模 · 源同步接口约束 · 虚拟时钟（virtual clock…
I/O时序
20
UPF/CPF低功耗综合
目标=power domain的创建 · isolation/retentio… · 低功耗综合流程与报告检查
UPF/CPF低功耗综合
21
DFT可测性综合
目标=scan chain插入前的约… · test_mode与scan_ena… · compile -scan的流程与D…
DFT可测性综合
22
物理感知综合入门
目标=DC与ICC/ICC2的协同 · 物理约束（floorplan · placement）的导入
物理感知综合入门DC
23
综合脚本工程化
目标=Tcl脚本组织 · 变量与过程封装 · 错误处理与日志管理
综合脚本工程化Tcl
24
版本管理与回归验证
目标=综合脚本的版本控制 · 约束与RTL的变更追踪 · 回归综合的自动化与结果对比方法
版本管理回归验证
25
形式验证与综合一致性
目标=Formality等价性检查流… · 综合前后网表与RTL的一致性验证 · 失败点的调试与修复
形式验证综合一致性
26
静态时序分析交叉验证
目标=PrimeTime与DC时序结… · 约束传递 · SDC文件的复用与差异分析
静态时序分析交叉…PrimeTime
27
网表交付与后端接口
目标=write_file输出网表 · SDC · DEF
网表交付后端接口
28
综合QoR优化实战
目标=关键路径重定时 · 逻辑重构 · 单元尺寸调整
QoR综合
29
大规模SoC综合工程
目标=层次化综合的分块策略 · 模块边界约束 · 编译时间与内存优化
SoC大规模
30
综合工程综合项目
目标=从RTL与SDC输入到网表交付… · 涵盖约束编写 · 编译优化
综合工程综合项目RTL