VIP20

本课程属于：208-Synopsys STA综合与数字实现工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

Synopsys数字芯片综合与实现指南

共计 30 章节

可可资料掘金营 · 点击在线试看

课程导入与Synopsys工具链概览

目标=介绍数字芯片综合与实现的基本流… · Synopsys核心工具（Desig… · IC Compiler II

Synopsys课程导入

RTL设计与综合约束基础

目标=讲解可综合RTL编码风格 · 时序路径分类 · 时钟定义

Design Compiler综合流程实战

目标=从读取RTL · 加载SDC · 设置库文件到运行compile_ul…

逻辑综合优化技术

目标=深入讲解Design Comp… · 展平化 · 边界优化

逻辑综合优化技术Design

时序分析与约束验证

目标=使用PrimeTime进行静态… · 解读时序报告 · 识别建立时间

时序分析约束验证

门级网表与SDF生成

目标=介绍综合后网表 · 标准延迟格式文件 · 设计交换格式文件的生成方法

SDF门级网表

物理设计导入与布局规划

目标=在IC Compiler II… · 读取网表与约束 · 进行芯片规划

物理设计导入布局规划

布局与优化实战

目标=运行place_opt进行布局… · 讲解布局阶段的关键目标（拥塞 · 时序

布局优化实战

时钟树综合与优化

目标=介绍时钟树综合的目标 · 约束设置 · 时钟树结构选择

时钟树综合优化

布线流程与信号完整性

目标=讲解详细布线与全局布线流程 · 使用route_opt进行布线及优化 · 处理串扰

布线流程信号完整性

寄生参数提取与签核时序

目标=使用Star-RC提取寄生参数 · 生成SPEF文件 · 并导入PrimeTime进行签核时序…

寄生参数提取签核时序

功耗分析与优化

目标=介绍PrimeTime PX进… · 讲解动态功耗与漏电功耗的优化技术 · 并在综合与物理实现阶段进行低功耗设计

功耗分析优化

物理验证与签核

目标=涵盖DRC · LVS · ERC等物理验证流程

物理验证签核

多电压域与低功耗设计

目标=讲解UPF/CPF流程 · 多电压域设计中的电平转换 · 隔离

多电压域低功耗设计

层次化设计与模块化综合

目标=针对大型芯片 · 介绍层次化综合与物理实现的策略 · 包括模块划分

层次化设计模块化综合

目标=讲解可测试性设计的基本概念 · 在综合阶段插入扫描链 · 压缩逻辑

形式验证与逻辑等价性检查

目标=使用Formality进行RT… · 网表与网表之间的等价性验证 · 确保综合与优化过程不改变功能

形式验证逻辑等价性检查

静态时序分析进阶

目标=深入讲解时序例外（false… · multicycle path） · 时序裕量

静态时序分析进阶false

信号完整性与串扰修复

目标=详细分析串扰对时序的影响 · 介绍布线阶段的串扰避免与修复技术 · 使用PrimeTime SI进行串扰…

信号完整性串扰修复

芯片 finishing 与流片准备

目标=讲解填充 · 金属密度平衡 · 冗余孔插入等 finishing 步…

finishing芯片

综合与实现中的时钟管理

目标=涵盖时钟分频 · 门控时钟 · 时钟切换等时钟管理技术

复位策略与综合实现

目标=讨论同步复位与异步复位的综合结… · 复位树综合 · 以及复位信号的时序约束与验证

复位策略综合实现

存储器与IP集成

目标=介绍在综合与物理实现中集成SR… · ROM · PLL等硬核IP的方法

工艺库与设计套件

目标=讲解标准单元库 · IO库 · 存储器库的组成

工艺库设计套件

综合与实现脚本自动化

目标=使用Tcl脚本与Makefil… · 提高设计迭代效率与可重复性

综合实现脚本自动化

设计探索与PPA优化

目标=通过改变综合与布局布线策略 · 探索性能 · 功耗

PPA设计探索

先进工艺节点挑战

目标=讨论FinFET · EUV等先进工艺对综合与实现的影响 · 包括多 patterning

先进工艺节点挑战FinFET

机器学习在EDA中的应用

目标=介绍Synopsys DSO.… · 在综合与物理实现中自动探索设计空间

EDA机器学习

目标=基于RISC-V核的完整综合与… · 完成一个RISC-V核的综合 · 布局布线

项目实战RISC-V

课程总结与未来趋势

目标=回顾课程核心内容 · 总结Synopsys工具链的最佳实践 · 并展望数字芯片综合与实现的技术发展趋…

课程总结未来趋势