首页
›
芯片硬件与光电工程
›
208-Synopsys STA综合与数字实现工程
›
《Synopsys多时钟SoC时序验证》
VIP20
本课程属于:208-Synopsys STA综合与数字实现工程
芯片硬件与光电工程 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
Synopsys多时钟SoC时序验证
共计 30 章节
可可资料掘金营 · 点击在线试看
01
多时钟SoC时序验证概览
目标=理解多时钟域 · 时序验证目标 · Synopsys工具链在SoC时序签…
SoC
多时钟
02
时钟定义与约束基础
目标=使用SDC定义主时钟 · 生成时钟 · 虚拟时钟
时钟定义
约束基础
03
时钟域交叉与同步机制
目标=分析多时钟域间数据传递路径 · 识别同步器 · 异步FIFO
时钟域交叉
同步机制
04
多时钟时序路径分类
目标=区分同频同相 · 同频异相 · 异频
多时钟时序路径分…
目标=区分同频同…
05
时钟分组与异步时钟声明
目标=使用set_clock_gro… · set_false_path正确处理… · 避免过度约束与漏约束
时钟分组
异步时钟声明
06
多时钟域建立时间与保持时间分析
目标=在PrimeTime中执行多时… · 解读时序报告中的时钟关系与裕量
多时钟域建立时间
保持时间分析
07
时钟偏斜与抖动建模
目标=在SDC中设置clock un… · clock latency · 分析偏斜与抖动对多时钟域时序收敛的影…
时钟偏斜
抖动建模
08
生成时钟与分频/倍频时钟约束
目标=为PLL · 分频器 · 时钟门控输出建立生成时钟约束
生成时钟
分频
09
多时钟域复位与初始化时序
目标=验证复位同步器 · 复位释放顺序对跨时钟域路径的时序影响 · 使用SDC约束复位路径
多时钟域复位
初始化时序
10
跨时钟域路径的时序例外
目标=应用set_max_delay · set_min_delay · set_false_path
跨时钟域路径的时…
set
11
多时钟域FIFO时序验证
目标=针对异步FIFO的读写指针 · 空满标志跨时钟域路径 · 编写约束并验证格雷码同步的时序安全
FIFO
多时钟域
12
握手协议与脉冲同步器时序验证
目标=分析多周期握手 · 脉冲展宽/同步电路的时序要求 · 使用SDC约束并检查亚稳态风险
握手协议
脉冲同步器时序验…
13
多时钟域扫描链与DFT时序
目标=处理扫描测试模式下多时钟域切换 · 扫描链跨时钟域路径的时序约束与验证方…
DFT
多时钟域扫描链
14
时钟门控与低功耗多时钟域时序
目标=验证时钟门控单元 · 电源域切换对多时钟域时序的影响 · 约束门控时钟与使能路径
时钟门控
低功耗多时钟域时…
15
多时钟域I/O接口时序
目标=为DDR · SPI · I2C等接口定义输入输出延迟
I/O
多时钟域
16
多时钟域存储器接口时序
目标=针对SRAM · DRAM控制器跨时钟域路径 · 设置多周期路径
多时钟域存储器接…
SRAM
17
多时钟域总线与NoC时序
目标=验证AXI · AHB等总线跨时钟域桥接的时序 · 约束异步桥接路径并检查吞吐与延迟
NoC
多时钟域总线
18
多时钟域流水线与重定时
目标=分析跨时钟域流水线级数 · 重定时对时序收敛的影响 · 使用SDC约束多周期路径
多时钟域流水线
重定时
19
多时钟域时钟切换与毛刺避免
目标=验证时钟多路选择器 · 无毛刺切换电路的时序 · 约束切换控制路径与时钟关系
多时钟域时钟切换
毛刺避免
20
多时钟域时序违例调试
目标=使用PrimeTime报告定位… · 区分真实违例与约束错误 · 迭代修正SDC
多时钟域时序违例…
PrimeTime
21
多时钟域时序收敛策略
目标=针对跨时钟域路径采用流水线 · 同步器 · 时钟分组等策略
多时钟域时序收敛…
目标=针对跨时钟…
22
多时钟域形式验证与CDC检查
目标=使用SpyGlass CDC · VC SpyGlass等工具进行跨时… · 结合SDC验证约束一致性
CDC
多时钟域形式验证
23
多时钟域时序签核与ECO
目标=在PrimeTime中完成多时… · 生成ECO脚本并验证修复后的时序
ECO
多时钟域时序签核
24
多时钟域低功耗签核时序
目标=结合UPF/CPF验证多电压域 · 电源关断场景下的跨时钟域时序 · 约束隔离与保持路径
多时钟域低功耗签…
UPF/CPF
25
多时钟域时序验证的STA与门级仿真协同
目标=对比PrimeTime STA… · 定位跨时钟域时序差异
STA
多时钟域时序验证…
26
多时钟域时序约束管理
目标=组织SDC文件层次 · 使用变量与脚本自动化生成约束 · 确保多时钟域约束可维护与可复用
多时钟域时序约束…
SDC
27
多时钟域时序验证案例一
目标=多核SoC时钟域划分与约束 · 完成时钟定义 · 分组
多时钟域时序验证…
SoC
28
多时钟域时序验证案例二
目标=高速接口与低速外设混合SoC · 编写约束并验证时序
多时钟域时序验证…
SoC
29
多时钟域时序验证案例三
目标=低功耗物联网SoC · 验证休眠唤醒 · 时钟切换场景下的跨时钟域时序
多时钟域时序验证…
SoC
30
多时钟域时序验证最佳实践与未来趋势
目标=总结约束规范 · 调试技巧 · 签核清单
多时钟域时序验证…
未来趋势
所属VIP或分类
同VIP:Design-Compiler约束与综合优化
同VIP:PrimeTime-OCV与统计时序分析
同VIP:PrimeTime-SI串扰与时序签核