2. 交付物清单与签核标准
Tapeout 不是把 GDS 丢给 foundry 就结束，而是一次“设计数据 + 工艺接口 + 签核证据”的完整移交。交付物清单的本质，是让 foundry、封测厂和内部签核团队都能用同一套数据把芯片做出来、测出来、验回来。本节按“数据类别—关键文件—签核标准”三条线展开，并给出可直接对照使用的交付清单模板。
一、交付物的四类数据
从数据用途看，tapeout 交付物可分为四类：
- 物理实现数据：GDSII/OASIS 版图、DEF、LEF、工艺映射后的网表。它们决定“芯片长什么样”。
- 逻辑与接口数据：门级网表、UPF/CPF 电源意图、IO 与 bump 分配表。它们决定“芯片怎么连、怎么供电”。
- 签核模型库：时序库（.lib/.db）、功耗库、寄生参数（SPEF/DSPF）、噪声库、EM/IR 规则。它们决定“能不能过签核”。
- 验证与测试数据：DRC/LVS/ERC 报告、天线检查、DFT 向量、ATPG 覆盖率、MBIST 结果。它们决定“能不能测、能不能判合格”。
四类数据缺一不可。只交 GDS 不交 LEF/DEF，foundry 无法做金属层拼接与封装基板设计；只交网表不交时序库，STA 无法复现；只交报告不交原始数据，问题无法定位。
二、关键交付物与签核标准
| 交付物 | 典型格式 | 签核标准（示例） |
|---|---|---|
| 版图 | GDSII / OASIS | DRC 零违例；LVS 与网表一致；ERC 通过；密度/天线满足工艺规则 |
| 抽象视图 | LEF（tech + cell） | pin 形状、方向、层号与 GDS 一致；与 DEF 可正确读入 |
| 设计交换 | DEF | row/site、pin placement、blockage 与最终版图一致 |
| 门级网表 | Verilog（含 PG pin） | 与 GDS 的 LVS 结果一致；无未连接端口；scan chain 顺序正确 |
| 时序库 | .lib / .db | PVT corner 齐全；与 SPEF 联合 STA 后 WNS/TNS 满足目标 |
| 功耗库 | .lib power / .cdB | 各 corner 下动态/静态功耗在预算内；IR drop 满足阈值 |
| 寄生参数 | SPEF / DSPF | 提取 corner 与 STA corner 对应；耦合电容已包含 |
| 电源意图 | UPF / CPF | 电源域、隔离、电平转换与低功耗仿真一致 |
| DFT 数据 | ATPG 向量 / MBIST | 覆盖率达标；向量可加载；无 X 传播导致误判 |
表中“示例”指常见工程目标，实际项目需按工艺节点、产品等级和 foundry 要求调整。例如 28nm 与 5nm 的 DRC 规则数量、天线规则、密度规则差异巨大，签核阈值必须重新确认。
三、签核流程与判断依据
签核不是单点检查，而是一条从数据准备到冻结的链路。以数字后端为例，典型顺序是：
- 数据冻结：确认网表版本、SDC 版本、UPF 版本、库版本一致，记录 checksum。
- 物理验证：跑 DRC/LVS/ERC/天线，逐项清零或申请 waiver。
- 时序签核：用最终 SPEF 在全部 corner 下跑 STA，检查 setup/hold、SI、OCV。
- 功耗与可靠性：跑 IR drop、EM、ESD 检查，确认电源网络和信号线电流密度。
- DFT 签核：确认 scan chain、ATPG 覆盖率、MBIST 通过。
- 交付打包：按 foundry 模板生成 tapeout package，附签核报告与 waiver 清单。
判断依据要可量化。例如 STA 签核看 WNS（最差负 slack）和 TNS（总负 slack），通常要求 WNS ≥ 0 且 TNS = 0；IR drop 看静态和动态压降，常见目标为电源电压的 5% 以内；EM 看电流密度是否低于工艺规则上限。这些数值不是绝对真理，而是项目与 foundry 协商后的验收线。
四、交付清单模板（可直接填写）
下面是一份可复用的 tapeout 交付清单模板，字段按实际项目增删：
项目名称：__________ 工艺节点：__________ 版本：__________
交付物 格式 责任人 签核标准 状态
GDSII .gds 后端 DRC/LVS 零违例 □
LEF .lef 后端 pin 与 GDS 一致 □
DEF .def 后端 row/pin 一致 □
门级网表 .v 综合 LVS 一致、无浮空 □
时序库 .lib/.db 库组 全 corner、STA 通过 □
功耗库 .lib/.cdB 库组 功耗预算内 □
SPEF .spef 后端 与 STA corner 对应 □
UPF .upf 低功耗 电源域一致 □
ATPG 向量 .stil DFT 覆盖率达标 □
签核报告 .pdf 签核组 全部通过或 waiver □
填写时注意：状态列只允许“未开始/进行中/已通过/已 waiver”四种，避免模糊描述。waiver 必须附理由、影响分析和批准人，否则视为未通过。
五、常见遗漏与排障
实际 tapeout 中，最容易出问题的不是大文件，而是“小接口”。例如 LEF 的 pin 层号与 GDS 差一层，导致封装基板无法布线；SPEF 提取时漏了耦合电容，STA 过于乐观；UPF 中某个电源域未加隔离，低功耗仿真通过但硅后出现漏电。排障时优先核对三类一致性：
- 版本一致性：网表、SDC、UPF、库、SPEF 是否来自同一轮次。
- 层号一致性：LEF、DEF、GDS、工艺文件中的 layer/datatype 是否对齐。
- corner 一致性：STA corner、SPEF corner、功耗库 corner 是否一一对应。
把这三类一致性检查做成脚本，在每次打包前自动跑一遍，能显著降低 tapeout 返工风险。