2. 先进节点物理效应与PPA挑战

进入 7nm 及以下节点后，PPA（Power、Performance、Area）的优化逻辑发生了根本性变化。在 28nm 平面工艺时代，器件性能主要由沟道长度和栅氧厚度决定，互连延迟通常只占总延迟的 20%~30%；而在 5nm、3nm 节点，互连 RC 延迟占比可超过 50%，晶体管本身的性能提升被互连恶化大幅抵消。理解这一节的核心，是建立"器件—互连—供电—变异"四层物理效应的协同认知，而不是孤立地看某一项指标。

一、FinFET 与 GAA 的器件特性差异

FinFET 通过将沟道做成三面被栅极包裹的鳍状结构，显著增强了栅极对沟道的静电控制能力，从而抑制短沟道效应。以 7nm FinFET 为例，典型鳍高约 40~50nm，鳍宽约 6~8nm，栅极从三面包裹。其关键 PPA 特征是：驱动电流与鳍数量近似成正比，因此设计上通过增减鳍数（fin count）来调节驱动能力，但鳍数只能取整数，导致驱动能力调节呈"台阶式"，难以做精细的连续优化。

GAA（Gate-All-Around）在 3nm 及以下节点引入，纳米片（nanosheet）被栅极四面环绕，静电控制更强，可在更低电压下工作。典型纳米片厚度约 5~7nm，宽度可调（如 10~30nm），片数通常为 2~4 层。GAA 的关键优势在于：沟道宽度可以连续调节，驱动能力不再受整数鳍数限制，这为 PPA 协同优化提供了更细的调节粒度。但代价是工艺复杂度上升，纳米片之间的间距和寄生电容控制成为新的难点。

二、互连 RC 恶化：PPA 的主要瓶颈

先进节点互连 RC 恶化的根源在于：线宽缩小使电阻急剧上升，而线间距缩小使耦合电容占比增大。以铜互连为例，电阻 R = ρL/(W·H)，其中 W 为线宽，H 为线厚。当线宽从 28nm 的 100nm 缩小到 5nm 的 20nm 时，截面积缩小约 25 倍，电阻上升约 25 倍。同时，为了控制电容，线厚也被压缩，进一步加剧电阻上升。

更严重的是，当线宽接近铜的电子平均自由程（约 39nm）时，表面散射和晶界散射导致铜的有效电阻率显著高于体电阻率。在 5nm 节点，窄线的有效电阻率可达体铜的 3~5 倍。这意味着互连延迟不再随工艺缩小而改善，反而可能恶化。

互连延迟近似为 0.69·R·C（Elmore 延迟）。在长互连中，R 和 C 都随长度线性增加，因此延迟随长度平方增长。这就是为什么在先进节点，长距离信号必须插入缓冲器或采用更宽的金属层。下表给出一个示例性的对比（数据为合理假设，用于说明趋势）：

从表中可以看出，虽然单位长度电容略有下降，但电阻上升主导了 RC 延迟的恶化。因此，在先进节点，互连优化必须从"减小电容"转向"控制电阻"，例如采用更厚的金属层、更宽的线宽、或引入钴/钌等替代金属。

三、电压降与电迁移

电压降（IR Drop）是指电流流经供电网络时，由于金属电阻产生的电压损失。在先进节点，供电电压从 1.0V 降至 0.7V 甚至更低，而电流密度却因器件密度增加而上升，导致 IR Drop 占比显著增大。典型情况下，IR Drop 应控制在供电电压的 5% 以内，即 0.7V 供电时不超过 35mV。如果超过，标准单元的实际工作电压下降，延迟增加，甚至导致时序违例。

电迁移（EM）是指高电流密度下，金属原子被电子流推动而发生迁移，导致导线断路或短路。先进节点中，线宽缩小使电流密度上升，EM 寿命急剧下降。EM 规则通常以"电流密度上限"表示，例如某工艺中 M1 层的 EM 上限为 1mA/μm（示例值）。设计时必须检查每条电源线和信号线的电流密度是否超标。

四、工艺变异对 PPA 的影响

工艺变异分为全局变异和局部变异。全局变异影响整个芯片，如栅氧厚度、阈值电压的批次偏差；局部变异影响相邻晶体管，如随机掺杂波动（RDF）、线边缘粗糙度（LER）。在先进节点，局部变异占比增大，因为器件尺寸已经小到只有几十个原子。

变异对 PPA 的影响体现在：为了覆盖最坏情况，设计必须留出更大的时序余量（guard band），这直接牺牲了性能或增加了功耗。例如，如果阈值电压变异导致延迟标准差为 5%，那么为了达到 99% 的良率，需要留出约 2.3 倍标准差的余量，即约 11.5% 的延迟余量。这部分余量在 28nm 时可能只有 5%，但在 5nm 时可能达到 15% 以上。

应对变异的主要手段包括：采用统计时序分析（SSTA）替代传统 corner 分析，使用自适应电压调节（AVS），以及在设计阶段就考虑变异感知的布局布线。这些方法的核心思想是：不再用单一最坏情况覆盖所有路径，而是根据每条路径的实际变异分布来分配余量。

五、协同优化的实际切入点

面对上述四层物理效应，实际项目中可以从以下几个切入点展开协同优化。第一，在器件层面，根据路径的关键性选择不同驱动强度的单元，GAA 节点下可利用纳米片宽度的连续调节做精细匹配。第二，在互连层面，对长距离关键路径优先使用高层厚金属，并合理插入缓冲器，缓冲器的尺寸和级数需要结合 RC 延迟和功耗共同确定。第三，在供电层面，通过电源网格分析工具定位 IR Drop 热点，针对性加宽电源线或增加过孔，同时检查 EM 电流密度是否超标。第四，在变异层面，采用 SSTA 替代传统 corner 分析，对高变异路径分配更多余量，对低变异路径释放余量以换取性能或功耗收益。