1. 课程导入与体系总览
在模拟与混合信号IC设计领域，Cadence Virtuoso 几乎是事实上的标准平台。但“会用 Virtuoso”和“能交付一颗可流片的芯片”之间，存在一条由流程、数据、角色与验收标准共同构成的鸿沟。本课程要建立的，正是跨越这条鸿沟的Virtuoso IC项目交付体系——它不是某个单一工具的使用教程，而是一套从设计意图到可制造数据的完整工程组织方法。
一、什么是 Virtuoso IC项目交付体系
我们把“交付体系”定义为：以 Virtuoso 设计数据库为核心，围绕一个明确的芯片或IP目标，将设计输入、原理图/版图实现、验证签核、数据打包与交接串联起来的最小可运行工程结构。它包含四个不可分割的维度：
- 数据维度：Library、Cell、View、Techfile、Assura/PVS规则、PDK 版本等构成的设计数据库。
- 流程维度：从设计规格到 GDSII/OASIS 的签核路径，包括原理图输入、仿真验证、版图实现、DRC/LVS/ERC、寄生提取与后仿。
- 角色维度：设计工程师、版图工程师、验证工程师、项目负责人之间的接口与责任边界。
- 交付物维度：每个阶段必须产出的、可被下游直接消费的文件与报告。
一个常见的误区是：把“跑通仿真”当作交付完成。实际上，仿真通过只说明功能预期成立，而交付体系要求的是可复现、可验证、可交接。例如，一个运放模块的交付，至少需要原理图、符号、仿真测试平台、版图、LVS报告、DRC报告、后仿结果以及一份说明设计边界条件的交付说明。缺少任何一项，下游整合时都会出现“黑盒”风险。
二、覆盖范围：从单管到系统级芯片
本课程覆盖的范围按层级递进：
- 器件与单元级：单个MOS、电阻、电容的版图与参数化单元（PCell）使用。
- 模块级：如电流镜、差分对、运算放大器、比较器、带隙基准等。
- 子系统级：如PLL、ADC、LDO、SerDes通道。
- 芯片级：顶层集成、电源规划、ESD、Pad Ring、封装接口。
每一级都对应不同的交付物粒度和验证强度。模块级可能只需要LVS+DRC+后仿；芯片级则必须增加天线检查、密度检查、ESD路径验证和顶层LVS。课程会沿着这条层级线，逐步把交付体系“长”出来。
三、核心角色与责任边界
在真实项目中，交付体系由四类角色共同驱动：
| 角色 | 核心职责 | 关键交付物 |
|---|---|---|
| 设计工程师 | 原理图输入、仿真验证、设计参数确定 | 原理图、符号、仿真报告、设计规格 |
| 版图工程师 | 物理实现、匹配、寄生控制、DRC/LVS清理 | 版图、GDS、LVS/DRC报告 |
| 验证工程师 | 后仿、PVT角、蒙特卡洛、可靠性检查 | 后仿结果、良率分析、签核报告 |
| 项目负责人 | 接口定义、版本管理、交付评审 | 交付清单、版本记录、评审结论 |
需要强调的是，角色可以由同一人兼任，但责任不能合并。例如，设计者自己跑后仿时，仍然需要以“验证工程师”的视角检查仿真条件是否覆盖了工艺角、温度范围和电源波动，而不是只跑典型条件就签字。
四、交付物全景与学习路径
下图给出了本课程要建立的交付体系全景。它把设计数据库、实现流程、验证签核和最终打包四条链路放在同一张图上，便于你随时定位自己当前所处的阶段，以及该阶段必须产出的对象。
从图中可以看到，交付体系不是一条单向直线。验证签核一旦发现指标不满足，必须沿虚线反馈回原理图或版图修改，然后重新走DRC/LVS和提取后仿。这个反馈回路是模拟IC设计的常态，也是交付体系必须支持迭代的原因。
五、实战目标与判断标准
本课程的实战目标不是“画出一个运放”，而是完成一次可评审的模块级交付。具体判断标准如下：
- 原理图与符号端口一致，仿真测试平台可独立运行，且记录了工艺角、温度、电源电压和负载条件。
- 版图通过DRC和LVS，LVS报告显示“Clean”，且版图与原理图端口顺序一致。
- 寄生提取后，后仿结果与前仿偏差在可解释范围内；若偏差过大，能定位到具体寄生路径或匹配问题。
- 交付包中包含GDS、网表、仿真报告、DRC/LVS报告和一份说明设计边界与已知限制的交付说明。
当你完成本课程时，应当能够独立回答三个问题：我的设计现在处于交付体系的哪个阶段？这个阶段必须产出什么？下游角色拿到我的交付物后，能否不依赖我本人就继续工作？如果第三个问题的答案是肯定的，你就真正建立了交付意识，而不只是掌握了工具操作。