4. LDO线性稳压器核心架构与Virtuoso原理图设计
LDO（Low Dropout Regulator，低压差线性稳压器）是电源管理芯片中最基础也最考验设计功力的模块之一。它的核心任务只有一句话：在输入电压仅比输出电压高出几百毫伏甚至几十毫伏的条件下，仍然输出一个稳定、低噪声、负载瞬态可控的电压。要完成这个任务，LDO 必须由四个功能块协同工作：误差放大器（Error Amplifier, EA）、功率调整管（Pass Device）、反馈网络（Feedback Network）以及基准与偏置（Reference & Bias）。本节先建立这四个模块的架构关系，再进入 Virtuoso 原理图搭建与直流工作点设置的实际操作。
一、四模块架构与信号流
LDO 本质上是一个负反馈闭环系统。基准电压 VREF 加到误差放大器的同相端，反馈网络从输出 VOUT 分压得到 VFB 加到反相端。误差放大器比较两者差值，放大后驱动功率调整管的栅极（PMOS 情形），调整管再根据栅压改变流过自身的电流，从而调节输出。反馈网络把输出变化按比例送回输入端，形成闭环，最终使 VFB ≈ VREF，于是：
VOUT = VREF × (1 + R1/R2)
其中 R1 为上分压电阻（接 VOUT 与 VFB 之间），R2 为下分压电阻（接 VFB 与地之间）。这个式子说明：输出电压精度直接取决于基准精度和电阻比值精度，而调整管只负责“补足”负载电流与压差，不决定输出电压的绝对值。
偏置电路则为误差放大器提供尾电流、为基准提供工作点，是整颗 LDO 的“静态骨架”。基准与偏置的质量决定了 LDO 的温漂、PSRR 和噪声底。
二、在 Virtuoso 中搭建原理图
打开 Virtuoso Schematic Editor，新建 cell view（例如 LDO_top/schematic）。搭建顺序建议从“骨架”到“细节”：先放四个核心模块的符号，再连电源、地和关键节点，最后补偏置与去耦。
第一步：放置器件与符号。从工艺库中调用 PMOS 调整管（例如 pch_25，宽长比先取 W/L = 2000/0.5 作为示例起点）、误差放大器符号（可先用理想 vcvs 或自建五管 OTA 符号）、电阻 R1/R2（示例取 R1 = 90 kΩ、R2 = 10 kΩ，对应 VREF = 0.8 V 时 VOUT = 8 V；若目标 1.8 V，则取 R1 = 12.5 kΩ、R2 = 10 kΩ）。基准源可用 vdc 先替代，偏置电流源用 idc 替代，便于先验证环路。
第二步：连接关键节点。把 VIN 接到 PMOS 源极，PMOS 漏极接 VOUT 节点；VOUT 经 R1 到 VFB，再经 R2 到地；VFB 接 EA 反相端，VREF 接同相端；EA 输出接 PMOS 栅极。注意 PMOS 的衬底要接 VIN（或最高电位），避免源衬结正偏。
第三步：设置直流工作点。在 ADE L 或 ADE Explorer 中建立 DC 分析。示例设置：VIN = 2.5 V，ILOAD = 10 mA，VREF = 0.8 V，温度 27 ℃。运行 DC 后，在 Results → Annotate → DC Operating Points 中查看各管工作区。判断标准：调整管应处于饱和区（VDS > VGS − VTH，PMOS 为 |VDS| > |VGS| − |VTH|），EA 输入对管也应在饱和区，尾电流源在饱和区。若调整管进入线性区，说明压差不足或 W/L 偏小，需要增大 W/L 或提高 VIN。
三、关键参数与设计权衡
LDO 的四个模块并非独立，而是相互牵制。下表给出示例参数与设计含义，帮助建立参数直觉：
| 模块 | 示例参数 | 设计含义 |
|---|---|---|
| 功率调整管 | W/L = 2000/0.5，ILOAD = 10 mA | 决定压差与效率，W/L 越大 RDS(on) 越小，但栅电容越大 |
| 误差放大器 | DC 增益 60 dB，GBW 1 MHz | 增益决定精度，带宽决定瞬态响应速度 |
| 反馈网络 | R1 = 12.5 kΩ，R2 = 10 kΩ | 决定输出电压，电阻比值精度直接影响输出精度 |
| 基准与偏置 | VREF = 0.8 V，温漂 20 ppm/℃ | 决定输出绝对精度与温漂，是 LDO 精度天花板 |
需要特别注意的是，反馈电阻本身会消耗静态电流。若 R1 + R2 取 22.5 kΩ，在 1.8 V 输出下静态电流约 80 μA，这对低功耗 LDO 是不可忽略的。实际设计中常在“精度/噪声”与“静态功耗”之间折中：电阻越大功耗越低，但热噪声越大、环路极点位置也会变化。
四、直流工作点设置中的常见问题
在 Virtuoso 中跑 DC 时，最常见的问题是“调整管不饱和”。原因通常有三类：一是 VIN 给得太低，压差不够；二是 EA 输出摆幅不足以把 PMOS 栅压拉到足够低；三是 W/L 偏小，同样电流下需要更大 |VGS|。排查时可以先在 DC 结果中查看 PMOS 的 VGS、VDS、VTH，再对照饱和条件判断。
另一个常见问题是 VFB 与 VREF 不相等。若偏差较大，先检查 EA 的同相/反相端是否接反——接反会形成正反馈，输出直接撞到电源轨或地。若接法正确但仍有偏差，则检查 EA 的输入失调和有限增益：DC 增益 60 dB 时，1 mV 输入失调对应约 1 V 输出误差，因此高精度 LDO 必须用高增益、低失调的 EA 结构。
五、从原理图到可复现的检查清单
完成原理图与 DC 设置后，建议按以下清单逐项确认，确保后续 AC 与瞬态仿真能顺利进行：
- PMOS 衬底接最高电位（VIN），NMOS 衬底接地，无源衬结正偏。
- VREF、VIN、ILOAD 三个直流源均已设置且极性正确。
- EA 同相端接 VREF，反相端接 VFB，反馈为负反馈。
- DC 结果中调整管、EA 输入对、尾电流源均处于饱和区。
- VFB 与 VREF 偏差在可接受范围内（示例目标 < 1 mV）。
- 记录关键节点电压与支路电流，作为后续 AC/瞬态仿真的基准。
这套“四模块 + DC 工作点”的搭建流程，是后续做环路稳定性、PSRR、负载瞬态和噪声分析的基础。只有直流工作点正确，交流小信号参数才有物理意义。建议在进入下一阶段前，把 DC 工作点结果保存为独立的状态文件，便于反复调用与对比。