1. 课程导入与模拟前端全景

在任何一个需要把真实世界的物理量交给数字系统处理的场合，信号链的第一段几乎都由模拟前端（Analog Front End，AFE）承担。它的任务可以概括为一句话：把传感器输出的微弱、带噪声、阻抗不匹配、电平不合适的模拟信号，整理成模数转换器（ADC）能够正确采样的干净信号。ADC 之后是数字信号处理、算法与存储，而 ADC 之前的一切，都属于模拟前端。

理解 AFE 的位置，最好从整条信号链看起。以典型的电池供电温度采集系统为例：热敏电阻或热电偶输出的是毫伏级、高输出阻抗的信号；经过 AFE 的放大、滤波、电平搬移后，变成 0～2.5 V 范围内、驱动能力足够、带宽受控的信号；ADC 以 1 kSPS 采样，得到数字码；MCU 再做线性化与显示。若 AFE 设计不当，比如增益不足导致信号只用到 ADC 满量程的 5%，或者滤波不足让 50 Hz 工频串入，那么后面再强的数字算法也无法恢复已经丢失或污染的信息。这正是模拟前端被称为“信号链咽喉”的原因。

典型组成与各级职责

一个完整的模拟前端通常包含四个功能级，它们并非必须全部出现，但每一级都对应一类明确的工程问题。

• 传感器接口级：解决阻抗匹配、偏置、激励与共模电平问题。例如电桥式压力传感器需要恒流或恒压激励，并提取差分小信号；电容式传感器则需要电荷放大或交流激励。
• 放大级：把微弱信号提升到 ADC 可用范围。常用仪表放大器（INA）处理差分信号，或用跨阻放大器（TIA）把光电流转成电压。关键参数是增益、带宽、噪声与失调。
• 滤波级：抑制带外噪声与混叠。抗混叠滤波器必须在 ADC 采样频率的一半以内提供足够衰减，常见形式是一阶或二阶有源低通，如 Sallen-Key 结构。
• ADC 驱动级：把滤波后的信号以低输出阻抗、正确共模电平送入 ADC 采样保持电容。SAR ADC 尤其需要驱动放大器在采样窗口内快速建立，否则会产生增益误差与失真。

下面这张图给出了一条典型 AFE 信号链的结构与各级之间的信号形态变化，可作为后续章节反复对照的“全景地图”。

设计挑战与验证目标

模拟前端的困难，本质上来自“小信号、大干扰、严约束”三者的叠加。以一个电桥压力传感器为例：满量程输出约 20 mV，而电源纹波、热噪声、工频耦合可能达到同等量级。若放大 100 倍后送入 2.5 V 满量程的 12 位 ADC，1 LSB 约为 0.61 mV，折算到输入端仅 6.1 μV。这意味着放大器的输入失调必须远小于 6.1 μV，否则直流精度直接损失；同时输入噪声密度要控制在几十 nV/√Hz 量级，才能保证有效位数。

验证目标因此不能停留在“波形看起来对”。在 Virtuoso 环境中，通常需要围绕以下指标建立可判定的验证项：

• 直流精度：输入失调电压、增益误差、共模抑制比（CMRR）、电源抑制比（PSRR）。可通过 DC 扫描与蒙特卡洛分析观察分布。
• 噪声性能：输入等效噪声密度、总积分噪声、信噪比（SNR）。用 Spectre noise 分析得到输出噪声谱，再折算到输入端。
• 动态性能：建立时间、压摆率、总谐波失真（THD）。用瞬态仿真观察阶跃响应，用 FFT 分析输出频谱。
• 鲁棒性：PVT 角（工艺、电压、温度）下的指标漂移，以及版图寄生带来的偏差。

这些验证项与 Virtuoso 平台的能力一一对应。原理图编辑器（Schematic）负责搭建 AFE 拓扑；ADE L / ADE XL 管理仿真激励与参数扫描；Spectre 完成 DC、AC、瞬态、噪声与蒙特卡洛分析；版图与 Assura / PVS 完成 DRC、LVS 与寄生提取；最后通过 Corner 分析确认极端条件下的余量。可以说，Virtuoso 把“设计—仿真—版图—验证”串成了一条可回溯的闭环，而本课程后续章节将沿着这条闭环逐级展开。

从全景到细节的学习路径

本课程后续将依次深入：器件与工艺基础、单级放大器与偏置、差分与仪表放大器、跨阻与电荷放大、有源滤波器设计、ADC 驱动与建立时间、噪声与失真分析、版图与寄生、PVT 与蒙特卡洛验证，以及完整的 AFE 设计实例。每一章都会在 Virtuoso 中给出可复现的仿真设置与判据，而不是停留在公式推导。掌握本章的全景图，你在后续遇到任何一个具体模块时，都能迅速回答两个问题：它在信号链的哪一级？它要解决的是精度、速度还是鲁棒性问题？