📚 课程目录第1章课程导入与全流程概览

1. 课程导入与全流程概览

模拟集成电路设计并不是“打开软件画电路”这么简单。它是一条从系统需求出发、经过电路与版图反复迭代、最终交付可流片数据（GDSII）的工程链路。Cadence Virtuoso 在这条链路中扮演的是“设计主工作台”的角色：原理图输入、仿真验证、版图编辑、物理验证、寄生参数提取，几乎都围绕 Virtuoso 及其配套工具完成。理解这条链路的先后关系与反馈关系，是后续 29 章学习的地图。

一、从需求到 GDSII：链路里到底发生了什么

假设我们要做一个具体的实战项目：一个 1.8 V 供电、增益 20 dB、单位增益带宽 10 MHz、相位裕度 ≥ 60° 的单级差分放大器。这个需求就是整条链路的起点。它包含电源、增益、带宽、稳定性四类指标，后续每一步都要围绕它们展开。

链路可以拆成六个阶段。第一阶段是规格分解：把 20 dB 增益、10 MHz 带宽翻译成晶体管级参数。例如增益 A_v ≈ g_m·r_o，带宽与主极点相关，相位裕度与负载电容、补偿方式相关。第二阶段是原理图输入：在 Virtuoso Schematic Editor 中搭建差分对、电流镜、尾电流源，并设置器件尺寸 W/L。第三阶段是仿真验证：用 ADE（Analog Design Environment）调用 Spectre，跑 DC、AC、瞬态、噪声等分析，观察增益曲线、相位曲线、工作点。第四阶段是版图实现：在 Layout Editor 中完成器件摆放、连线、匹配、屏蔽、保护环。第五阶段是物理验证：用 Assura 或 PVS 做 DRC、LVS，确保版图与原理图一致且符合工艺规则。第六阶段是寄生提取与后仿：提取寄生电容电阻，回标到仿真中，确认性能仍满足指标，最后导出 GDSII。

这六个阶段不是单向流水线，而是带反馈的闭环。例如后仿发现相位裕度只有 45°，就要回到原理图调整补偿电容或偏置电流，再重新版图、重新验证。Virtuoso 的价值就在于把这条闭环放在同一个数据环境里，减少格式转换和工具切换带来的错误。

二、Virtuoso 在链路中的具体定位

Virtuoso 不是一个单一软件，而是一组协同工作的工具集合。原理图阶段用 Schematic Editor，它管理器件符号、连线网络、参数属性；仿真阶段用 ADE，它负责选择分析类型、设置激励、扫描变量、查看波形；版图阶段用 Layout Editor，它处理图层、设计规则、器件匹配；验证阶段用 Assura 或 PVS 做 DRC/LVS；寄生提取用 Quantus 或 Star-RC。这些工具共享同一个库（Library）和单元（Cell）结构，因此原理图、版图、仿真状态可以互相对应。

对初学者来说，最容易混淆的是“原理图”和“版图”的关系。原理图描述的是电气连接，版图描述的是物理实现。同一个差分对，在原理图里是两个 MOS 管符号，在版图里则是两个有源区、多晶硅栅、金属连线和保护环。LVS 的作用就是确认这两者“说的是同一件事”。如果 LVS 报错，通常意味着版图少连了一根线、多接了一个衬底，或者器件尺寸与原理图不一致。

三、实战项目目标与验收标准

本课程将围绕一个完整的单级差分放大器项目展开。项目目标不是“跑通仿真”这么模糊，而是有明确的验收条件：

直流工作点：所有 MOS 管处于饱和区，尾电流约 100 μA，输出共模电平约 0.9 V。
交流性能：低频增益 ≥ 20 dB，单位增益带宽 ≥ 10 MHz，相位裕度 ≥ 60°。
版图质量：通过 DRC 和 LVS，输入对管采用共质心或交叉匹配结构，关键信号走线对称。
后仿结果：提取寄生后，增益下降不超过 1 dB，相位裕度不低于 55°。

这些指标会在不同章节中逐步实现和验证。例如第 3 章会讲如何根据 g_m/I_D 方法确定 W/L；第 8 章会讲 AC 仿真如何设置频率扫描范围；第 15 章会讲版图匹配的几何规则；第 22 章会讲 PEX 提取后如何回标仿真。每一章都对应链路中的一个具体环节。

学习建议：在开始后续章节前，先建立一个自己的项目库，例如 Library 命名为 AnalogIC_Lab，Cell 命名为 DiffAmp_1p8V。后续所有原理图、版图、仿真状态都放在这个 Cell 下，避免文件散落导致版本混乱。

四、为什么必须理解全流程而不是只学单点操作

模拟设计的难点往往不在“会不会点某个按钮”，而在“知道当前结果意味着什么、下一步该改哪里”。例如 AC 仿真显示增益只有 14 dB，可能的原因包括：尾电流偏小导致 g_m 不足、负载电阻偏小、晶体管进入线性区、或者输出节点寄生电容过大。如果只学仿真操作，看到曲线不达标就无从下手；如果理解全流程，就能从工作点、器件参数、版图寄生三个层面逐级排查。

再比如 LVS 报出“器件尺寸不匹配”。这可能是版图里画了 W=10 μm，而原理图里写的是 W=8 μm；也可能是版图用了多个指状管（multi-finger），但原理图没有设置对应的 finger 参数。Virtuoso 的 LVS 报告会给出具体器件名和参数差异，读懂这些信息需要同时理解原理图参数和版图几何。

五、本课程的组织方式

后续章节会按照“需求 → 原理图 → 仿真 → 版图 → 验证 → 后仿 → 导出”的顺序推进，但不会机械地每章只讲一个工具。例如在讲偏置电路时，会同时涉及原理图输入和 DC 仿真；在讲匹配时，会同时涉及版图规则和蒙特卡洛分析。每一章都会给出可操作的参数、可观察的结果和可判断的标准，而不是停留在概念介绍。

完成本课程后，你应该能够独立完成一个小型模拟模块从规格到 GDSII 的全过程，并理解每一步的输入、输出和判断依据。这条链路一旦走通，再学习更复杂的运放、比较器、带隙基准或 PLL，就只是在这个骨架上增加模块和指标，而不是重新摸索流程。