2. Agilex架构核心资源解析
理解 Agilex 的加速能力，不能只记住“它有很多 DSP 和 AI 模块”，而要先建立一张资源地图：哪些资源负责通用逻辑，哪些资源负责高吞吐算术，哪些资源负责数据暂存与搬运，哪些资源负责控制与调度，哪些资源专门为矩阵乘加服务。只有把定位分清，后续做 AI 推理、雷达脉冲压缩、视频滤波或 5G 基带时，才知道一段算法应该落到哪类资源上，以及为什么这样落。
Agilex 的 FPGA 逻辑主体仍由自适应逻辑模块（ALM）构成，可理解为细粒度可编程逻辑单元。它适合实现状态机、地址译码、握手协议、流水线控制、查表、位操作以及各种非规则运算。ALM 的强项是灵活，弱项是完成一次 18×18 或 27×27 乘法要占用大量逻辑和布线资源，吞吐与能效都不如专用 DSP 块。因此，控制路径、协议路径和少量标量运算交给 ALM，密集乘加应尽量下沉到 DSP 块或 AI 张量模块。
DSP 块是 Agilex 中面向定点和浮点算术的硬核资源。以常见的 Agilex 器件为例，每个 DSP 块可配置为多个 18×19 乘法器、一个 27×27 乘法器，或拆分成更小的乘加结构，并支持级联形成更宽的乘法器、累加器和 FIR 滤波器链。它的典型定位是：FIR 滤波、FFT 蝶形、复数乘法、相关、矩阵乘加、数字上下变频、波束形成权重计算等。判断一段算法是否该用 DSP，关键看它是否以“乘—累加”为基本节拍，且数据宽度、吞吐和精度能被 DSP 的硬核模式覆盖。
M20K 是 Agilex 中容量为 20 Kbit 的嵌入式存储块，可配置为单口、简单双口、真双口 RAM，也可配置为 ROM 或 FIFO。它的定位不是替代大容量外部 DDR，而是为片内高带宽、低延迟的数据暂存服务：行缓冲、系数表、延迟线、乒乓缓冲、跨时钟域 FIFO、FFT 旋转因子表、图像行缓存等。M20K 的关键参数包括位宽、深度、读写端口模式、是否启用 ECC、是否使用输出寄存器。实际设计中，若一个缓冲区需要同时读写且位宽较宽，应优先考虑真双口或简单双口 M20K，而不是用大量寄存器拼出来。
HyperFlex 架构是 Agilex 提升时序收敛能力的核心。传统 FPGA 的布线延时占关键路径比例较高，HyperFlex 在逻辑阵列中引入了可旁路、可寄存的 Hyper-Register，使设计者可以在几乎任意布线段插入寄存器，把长路径切成多级流水。它的价值不只是“跑得更快”，而是让 500 MHz 以上的数据通路成为可能。使用 HyperFlex 时要注意：过度流水会增加延迟和寄存器占用，握手与反馈路径需要重新平衡；对延迟敏感的闭环控制不宜盲目加深流水，而吞吐优先的 DSP 链、AI 矩阵链则非常适合。
硬核处理器子系统（HPS）是 Agilex 中的 ARM 处理器硬核，通常包含多核 Cortex-A 系列、缓存、内存控制器、外设接口和片上互连。它的定位是“控制与调度中枢”：运行 Linux 或裸机程序，负责系统初始化、任务调度、数据搬运、协议栈、人机接口和部分标量算法。HPS 与 FPGA 逻辑之间通过高带宽 AXI 桥、片上存储和中断机制协同。典型分工是：HPS 准备权重、配置 DMA、管理帧缓存；FPGA 逻辑和 DSP 做实时流水；AI 张量模块做矩阵乘加；M20K 做片内缓冲。
AI 张量模块是 Agilex 面向深度学习推理的硬核加速资源，通常以张量块形式提供高密度乘加阵列，支持 INT8、INT4 等低精度格式，并可配合 DSP 完成 FP16 或 BF16 路径。它的定位非常明确：卷积、全连接、矩阵乘、注意力中的 QKV 投影等规则张量运算。与 DSP 相比，AI 张量模块更强调每周期乘加数量、权重复用和激活/量化流水；与 ALM 相比，它几乎不占用通用逻辑。使用它的前提是数据布局、量化方案和分块策略与硬件匹配，否则会出现“模块很强但利用率很低”的情况。
把六类资源放在一起看，可以得到一条清晰的协同链：HPS 负责“准备与调度”，M20K 负责“暂存与搬运”，DSP 和 AI 张量模块负责“密集计算”，ALM 负责“控制与胶合”，HyperFlex 负责“让这条链跑得更快”。例如做一个 3×3 卷积层推理：HPS 通过 AXI 把特征图和权重写入 DDR，再由 DMA 搬入 M20K 行缓冲；AI 张量模块按 INT8 执行卷积乘加，结果经 ALM 控制的流水线写回 M20K 乒乓缓冲；若需要后处理如 ReLU 或量化，可在 DSP 或 ALM 中完成。此时若时序紧张，就在 AI 张量输出到 M20K 的路径上利用 HyperFlex 插入流水寄存器。
实际工程中，资源分配不是“越多越好”，而是“匹配算法结构”。一个 256 阶 FIR 滤波器，若采样率 500 MSPS，每周期需要完成 256 次乘加，单靠 DSP 级联可能不够，需要多 DSP 并行加 M20K 系数表；而一个 1024×1024 的 INT8 矩阵乘，更适合 AI 张量模块，因为它的乘加密度和权重复用远高于 DSP。反过来，若算法包含大量条件分支、地址跳转和不定长循环，强行塞进 AI 张量模块反而会因数据重排和量化开销而变慢，此时 ALM 加 HPS 的组合更合适。
最后要强调，Agilex 的资源定位不是孤立的。DSP 块可以级联成更宽的算术链，M20K 可以配置为移位寄存器或 FIFO 来配合 DSP 流水，HyperFlex 可以跨模块插入寄存器，HPS 可以通过 AXI 和中断与逻辑交互，AI 张量模块则依赖 M20K 和 DDR 提供数据。真正高效的加速系统，往往不是把某一种资源用到极限，而是让六类资源各司其职、数据流与控制流互不阻塞。理解这一点，后续做具体加速器设计时，才能从“能跑”走向“跑得快、跑得稳”。