VIP20
本课程属于：202-Lattice FPGA低功耗与边缘控制工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录 咨询 / 购买

Lattice FPGA PCIe高速互连系统

共计 30 章节
可可资料掘金营 · 点击在线试看
01
课程导入与系统总览
目标=Lattice FPGA PC… · 整体架构 · 学习路径与开发流程
课程导入系统总览
02
Lattice FPGA器件选型与PCIe硬核资源
目标=对比ECP5 · CertusPro-NX · Avant等系列
LatticeFPGA
03
PCIe协议基础与分层模型
目标=事务层 · 数据链路层 · 物理层的职责划分
PCIe协议基础
04
PCIe配置空间与枚举机制
目标=Type0/Type1配置头 · BAR寄存器 · Capability结构
PCIe配置空间
05
Lattice PCIe硬核IP架构解析
目标=硬核IP内部模块 · 时钟域 · 复位域
LatticePCIe
06
开发环境搭建与工程创建
目标=Diamond/Propel/… · IP Catalog调用 · 约束文件与综合实现流程
开发环境搭建工程创建
07
参考设计与评估板快速上手
目标=Lattice PCIe开发板… · 参考设计下载 · LED/回环测试与链路建立验证
参考设计评估板快速上手
08
PCIe链路训练与LTSSM状态机
目标=Detect · Polling · Configuration
PCIeLTSSM
09
时钟与复位系统设计
目标=参考时钟要求 · 差分时钟输入 · 复位同步
时钟复位系统设计
10
物理层电气特性与信号完整性
目标=差分对布线 · 阻抗控制 · AC耦合电容
物理层电气特性信号完整性
11
TLP事务层数据包格式与路由
目标=Memory · IO · Config
TLP事务层数据包格式
12
DMA引擎设计与实现
目标=描述符环 · 读写通道 · 中断聚合
DMA引擎设计
13
BAR地址映射与寄存器访问
目标=BAR空间划分 · 寄存器读写时序 · 用户逻辑与PCIe配置空间的交互
BAR地址映射
14
中断机制与MSI/MSI-X
目标=Legacy INTx · MSI · MSI-X中断配置
MSI/MSI-X断机制
15
AXI/Avalon-ST用户接口设计
目标=数据位宽转换 · 背压处理 · 包边界对齐与流控信号
AXI/Avalon-S…用户接口设计
16
PCIe Gen3 8GT/s速率适配
目标=128b/130b编码 · 扰码 · SKP有序集
PCIeGen3
17
多通道与多功能设计
目标=多Physical Funct… · SR-IOV概念 · 通道绑定与资源分配
多通道多功能设计
18
PCIe与DDR/外部存储互连
目标=数据缓存架构 · DDR控制器接口 · 带宽匹配与仲裁策略
PCIeDDR
19
高速互连中的功耗与热设计
目标=功耗估算 · 电源树设计 · 散热方案与低功耗状态管理
高速互连功耗
20
板级设计与PCB布局布线
目标=叠层设计 · 差分走线规则 · 过孔优化
PCB板级设计
21
链路调试与协议分析
目标=使用协议分析仪 · 眼图扫描 · 误码率测试与常见链路故障排查
链路调试协议分析
22
性能测试与带宽优化
目标=吞吐量测量方法 · 瓶颈定位 · TLP大小调整
性能测试带宽优化
23
Linux驱动开发基础
目标=PCIe设备驱动框架 · probe/remove · DMA映射
Linux驱动开发基础
24
Windows驱动与WDF框架
目标=KMDF驱动结构 · 设备枚举 · DMA与中断处理
WindowsWDF
25
上位机应用与API开发
目标=用户态库 · 内存映射 · DMA传输API
API上位机应用
26
多板卡级联与交换网络
目标=PCIe Switch配置 · 非透明桥 · 多主机通信与地址域隔离
多板卡级联交换网络
27
可靠性设计与错误处理
目标=AER · ECRC · 重传机制
可靠性设计错误处理
28
安全与隔离机制
目标=访问控制 · 地址过滤 · 可信启动与PCIe安全扩展
安全隔离机制
29
完整项目实战
目标=从需求到原型——设计一个基于L…
完整项目实战目标=从需求到原…
30
系统集成与部署
目标=软硬件联调 · 生产测试 · 固件升级与现场部署注意事项
系统集成部署