首页
›
芯片硬件与光电工程
›
202-Lattice FPGA低功耗与边缘控制工程
›
《CertusPro-NX低功耗FPGA产品开发》
VIP20
本课程属于:202-Lattice FPGA低功耗与边缘控制工程
芯片硬件与光电工程 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
CertusPro-NX低功耗FPGA产品开发
共计 30 章节
可可资料掘金营 · 点击在线试看
01
CertusPro-NX产品定位与低功耗架构总览
目标=芯片家族型号 · 资源规模 · 功耗优势
CertusPro-NX
产品定位
02
开发环境搭建与首个工程创建
目标=安装Radiant软件 · License配置 · 器件选型
开发环境搭建
首个工程创建
03
Verilog HDL基础与CertusPro-NX设计入口
目标=模块化设计 · 时序逻辑与组合逻辑 · 可综合代码风格
Verilog
HDL
04
时钟资源与时钟树设计
目标=内部振荡器 · PLL/DLL配置 · 全局时钟网络
时钟资源
时钟树设计
05
I/O Bank与引脚规划实战
目标=Bank电压标准 · 差分与单端I/O · SERDES支持
I/O
Bank
06
嵌入式块RAM与FIFO设计
目标=EBR资源结构 · 单双口RAM配置 · FIFO生成器使用
RAM
FIFO
07
DSP与乘法器资源应用
目标=sysDSP切片结构 · 乘加运算实现 · 滤波器设计入门
DSP
乘法器资源应用
08
低功耗设计方法论与功耗估算
目标=静态与动态功耗来源 · Power Calculator使用 · 时钟门控
低功耗设计方法论
功耗估算
09
电源管理与睡眠模式控制
目标=电源域划分 · 低功耗待机模式 · 唤醒源配置
电源管理
睡眠模式控制
10
配置与启动流程设计
目标=配置模式选择 · SPI Flash启动 · 双引导与黄金镜像
配置
启动流程设计
11
时序约束与静态时序分析
目标=SDC约束编写 · 时钟定义 · 输入输出延迟
时序约束
静态时序分析
12
综合与实现策略优化
目标=Radiant综合选项 · 映射与布局布线策略 · 资源利用率报告
综合
实现策略优化
13
片上调试与在线逻辑分析
目标=Reveal Analyzer… · 触发条件设置 · 信号抓取
片上调试
线逻辑分析
14
嵌入式软核与硬核IP集成
目标=Lattice Propel… · RISC-V软核配置 · 总线互联
IP
嵌入式软核
15
常用外设接口开发
目标=UART · SPI · I2C
常用外设接口开发
UART
16
高速接口与SERDES应用
目标=高速差分对 · SERDES通道配置 · 协议桥接
SERDES
高速接口
17
图像与视频处理入门
目标=MIPI/DVP输入 · 帧缓存 · 色彩空间转换
图像
视频处理入门
18
传感器融合与数据采集系统
目标=多路ADC接口 · 数据预处理 · 滤波算法
传感器融合
数据采集系统
19
电机控制与实时PWM
目标=三相PWM生成 · 死区控制 · 编码器接口
PWM
电机控制
20
通信协议实现与优化
目标=自定义串行协议 · CRC校验 · 数据包处理
通信协议实现
优化
21
安全与加密功能应用
目标=AES/SHA硬核使用 · 安全配置 · 防篡改检测
安全
加密功能应用
22
热设计与可靠性考虑
目标=结温估算 · 热焊盘布局 · 功耗与散热平衡
热设计
可靠性考虑
23
PCB设计与信号完整性实战
目标=层叠设计 · 去耦电容布局 · 差分走线
PCB
设计
24
量产测试与编程
目标=JTAG/SWD编程 · 批量烧录方案 · 测试向量生成
量产测试
编程
25
低功耗产品案例一
目标=便携式数据记录仪:需求分析 · 器件选型 · 电源树设计
低功耗产品案例一
目标=便携式数据…
26
低功耗产品案例二
目标=智能传感器节点:间歇工作模式 · 无线唤醒 · 数据压缩与电池寿命估算
低功耗产品案例二
目标=智能传感器…
27
低功耗产品案例三
目标=边缘AI推理加速:神经网络量化 · DSP资源映射 · 能效比优化与实时性验证
低功耗产品案例三
AI
28
系统级功耗优化与实测
目标=功耗测量方法 · 电流探头与功耗分析仪使用 · 动态功耗剖析与优化迭代
系统级功耗优化
实测
29
设计迁移与IP复用
目标=从其他FPGA平台迁移到Cer… · IP核移植 · 约束转换与性能对比
IP
设计迁移
30
综合项目实战
目标=完整低功耗产品开发全流程 · 涵盖架构设计 · RTL实现
综合项目实战
目标=完整低功耗…
所属VIP或分类
同VIP:Lattice-Avant中端FPGA平台设计与工程应用
同VIP:Lattice-FPGA-DDR存储接口工程
同VIP:Lattice-FPGA-PCIe高速互连系统