1. PolarFire SoC 与 RISC-V 架构概览
PolarFire SoC 是 Microchip 在 PolarFire FPGA 基础上集成 RISC-V 处理器子系统后形成的异构计算平台。理解它的第一步，不是记住某个型号的参数，而是先建立一张“谁负责什么”的结构图：FPGA 逻辑负责可编程的并行数据通路，RISC-V 处理器子系统负责运行操作系统与控制流程，两者通过片内总线共享存储与中断资源。只有把这三者的分工和连接关系看清楚，后续的启动流程、外设分配、软硬件划分才有落脚点。
异构计算架构：FPGA 逻辑与 RISC-V 子系统的分工
PolarFire SoC 的核心特征在于“确定性 + 可编程”的组合。其处理器子系统（MSS）包含一个 E51 监控核心和四个 U54 应用核心，均为 64 位 RISC-V，支持 RV64GC 指令集。E51 通常承担启动、监控和系统管理职责，U54 集群运行 Linux 或实时操作系统，并支持对称多处理。处理器子系统内部带有 L2 缓存、DDR 控制器接口、DMA 以及一组固定功能外设，例如 SPI、I2C、UART、USB、以太网 MAC 和 GPIO。
与处理器子系统并列的是 FPGA 逻辑部分。它由可编程逻辑单元、DSP 切片、块 RAM 和高速收发器组成，适合实现并行采集、协议转换、实时控制或自定义加速器。两者之间通过 AXI 总线矩阵连接，处理器可以访问 FPGA 逻辑中例化的寄存器或存储块，FPGA 逻辑也可以通过中断或 DMA 向处理器传递数据。这种结构决定了 PolarFire SoC 的典型用法：把确定性、低延迟的任务放在 FPGA 逻辑中，把调度、协议栈和人机交互放在 RISC-V 上。
RISC-V 指令集特点：为什么选择它
RISC-V 是一个开放、模块化的指令集架构。它的基础整数指令集（RV64I）只定义最核心的整数运算、加载存储和分支跳转，其他能力通过扩展按需组合。PolarFire SoC 使用的 RV64GC 中，G 表示通用组合，包含整数乘除、原子操作、单双精度浮点和压缩指令；C 表示压缩指令扩展，用 16 位编码表示常用指令，可减小代码体积。对嵌入式开发者而言，这意味着同一份工具链可以覆盖从裸机到 Linux 的多个层次，且不需要为不同核心切换指令集。
RISC-V 的另一个特点是特权级清晰。机器模式（M-mode）拥有最高权限，监管模式（S-mode）用于运行操作系统，用户模式（U-mode）运行应用程序。PolarFire SoC 的启动流程正是沿着这条特权链展开：E51 在 M-mode 完成时钟、DDR 和 MSS 初始化，然后把 U54 集群释放到 S-mode 运行 Linux。理解这条链，比记住某个寄存器的地址更重要，因为它决定了“代码应该放在哪一级、能访问哪些资源”。
芯片系列与目标应用
PolarFire SoC 目前主要包含 MPFS 系列，按逻辑单元规模、收发器速率和封装形式区分型号。常见型号如 MPFS250T 提供约 25 万逻辑单元、多个 12.7 Gbps 收发器和硬核 DDR 控制器，适合工业视觉、电机控制和通信网关；较小规模的型号则用于成本敏感的嵌入式控制。选型时通常先看三件事：FPGA 逻辑资源是否够放自定义 IP，处理器子系统的外设是否覆盖所需接口，以及收发器速率是否满足链路预算。
| 关注维度 | 典型问题 | 判断依据 |
|---|---|---|
| 逻辑资源 | 自定义 IP 和缓冲是否放得下 | LUT、DSP、块 RAM 用量与余量 |
| 处理器外设 | 接口是否够用、是否需要扩展 | 以太网、USB、SPI、I2C 数量 |
| 高速链路 | 收发器速率与协议是否匹配 | SerDes 速率、参考时钟、协议 IP |
| 功耗与封装 | 散热与板级空间是否允许 | 封装尺寸、结温、静态功耗 |
建立整体认知：从架构到开发动作
把上述内容串起来，可以得到一条清晰的认知路径：先确认目标应用需要哪些确定性任务和哪些控制任务，再决定 FPGA 逻辑与 RISC-V 的分工；然后根据分工选择型号，确认逻辑资源、外设和收发器是否满足；最后才进入工具链、启动流程和外设配置。PolarFire SoC 的开发不是“先写代码再想架构”，而是“先划分软硬件边界，再让两边通过 AXI 和中断正确握手”。