首页
›
芯片硬件与光电工程
›
201-Microchip PolarFire与PolarFire SoC工程
›
《PolarFire SoC软硬件协同开发》
VIP20
本课程属于:201-Microchip PolarFire与PolarFire SoC工程
芯片硬件与光电工程 · 共 20 门相关课程,组合学习更完整。
查看所属VIP全部课程 →
← 返回所属目录
咨询 / 购买
📘
PolarFire SoC软硬件协同开发
共计 30 章节
可可资料掘金营 · 点击在线试看
01
PolarFire SoC架构总览
目标=RISC-V U54/Mi-V… · FPGA fabric · DDR
PolarFire
SoC
02
开发环境搭建
目标=Libero SoC · SoftConsole · FPGA设计流程
开发环境搭建
Libero
03
PolarFire SoC启动流程
目标=HSS · BootROM · eNVM
PolarFire
SoC
04
存储器映射与地址空间
目标=DDR · L2 cache · eNVM
存储器映射
地址空间
05
GPIO与中断协同
目标=MSS GPIO · FPGA fabric GPIO · PLIC中断控制器配置
GPIO
断协同
06
UART与调试串口
目标=MSS UART · MMUART · 波特率与FIFO配置
UART
调试串口
07
定时器与PWM
目标=MSS定时器 · RISC-V CLINT · FPGA fabric定时器
PWM
定时器
08
DMA与数据搬运
目标=MSS DMA · FIC DMA · AXI流接口
DMA
数据搬运
09
FPGA fabric自定义IP
目标=AXI4-Lite/AXI4-… · 寄存器映射与中断输出 · 在Libero中集成并验证
FPGA
fabric
10
软硬件接口寄存器设计
目标=寄存器映射 · 位域定义 · 读写时序与同步机制
软硬件接口寄存器…
目标=寄存器映射
11
中断系统协同设计
目标=PLIC · FPGA fabric中断 · 优先级与嵌套
断系统协同设计
PLIC
12
Cache与一致性
目标=L2 cache · CCI · 非缓存访问
Cache
一致性
13
DDR内存控制器与带宽优化
目标=DDR3/DDR4配置 · 时序参数 · AXI性能监测
DDR
内存控制器
14
高速串行接口
目标=SerDes · PCIe · SGMII
高速串行接口
SerDes
15
以太网与网络协议栈
目标=MSS GEM · FPGA fabric MAC · lwIP与Linux网络驱动
以太网
网络协议栈
16
USB与存储接口
目标=MSS USB · SD/eMMC · QSPI
USB
存储接口
17
Linux设备树与驱动
目标=设备树节点 · 时钟 · 中断
Linux
设备树
18
Linux内核与根文件系统
目标=Yocto/Buildroot · 内核配置 · 驱动模块
Linux
内核
19
裸机与RTOS协同
目标=HAL · BSP · FreeRTOS任务与中断
RTOS
裸机
20
HSS与Bootloader
目标=HSS构建 · 镜像打包 · eNVM编程
HSS
Bootloader
21
调试与性能分析
目标=JTAG · OpenOCD · GDB
调试
性能分析
22
功耗与热管理
目标=动态功耗 · 时钟门控 · 电源域
功耗
热管理
23
安全启动与加密
目标=安全启动 · eNVM加密 · SHA
安全启动
加密
24
功能安全与可靠性
目标=ECC · 锁步 · 看门狗
功能安全
可靠性
25
软硬件协同仿真
目标=Libero SmartDes… · ModelSim · 协同仿真流程
软硬件协同仿真
Libero
26
实时控制案例
目标=电机控制 · PWM · ADC
实时控制案例
目标=电机控制
27
图像处理案例
目标=MIPI CSI · DDR帧缓存 · FPGA fabric加速
图像处理案例
MIPI
28
工业通信案例
目标=EtherCAT · CAN · Modbus
工业通信案例
EtherCAT
29
AI推理加速案例
目标=CNN加速器 · DDR带宽 · Linux驱动
AI
推理加速案例
30
综合项目实战
目标=从需求到软硬件划分 · IP集成 · 驱动开发
综合项目实战
目标=从需求到软…
所属VIP或分类
同VIP:Microchip-PolarFire系统级产品开发
同VIP:PolarFire-DDR存储接口设计与验证
同VIP:PolarFire-FPGA复杂时序收敛工程