VIP20

本课程属于：201-Microchip PolarFire与PolarFire SoC工程 芯片硬件与光电工程 · 共 20 门相关课程，组合学习更完整。

查看所属VIP全部课程 →

← 返回所属目录咨询 / 购买

PolarFire FPGA复杂时序收敛工程

共计 30 章节

可可资料掘金营 · 点击在线试看

PolarFire FPGA时序收敛工程导论

目标=复杂时序问题的来源 · 收敛目标 · 工程流程与课程任务地图

PolarFire器件架构与时序资源

目标=逻辑单元 · 布线架构 · 时钟网络

PolarFire器件架构

Libero SoC时序约束体系

目标=SDC文件结构 · 时钟定义 · 输入输出延迟

PolarFire时钟树与时钟域规划

目标=全局时钟 · 区域时钟 · 时钟切换

PolarFire时钟树

时序报告深度解读

目标=Setup · Hold · Recovery

时序报告深度解读Setup

复杂时序收敛的RTL编码风格

目标=流水线设计 · 寄存器复制 · 逻辑层级控制与高扇出信号处理

RTL复杂时序收敛的

综合阶段时序优化

目标=Synplify Pro约束传… · 资源共享 · 重定时

综合阶段时序优化Synplify

布局布线阶段时序驱动策略

目标=Place and Route… · 时序权重 · 区域约束与物理综合引导

布局布线阶段时序…Place

多周期路径与虚假路径约束

目标=识别合法例外 · 编写多周期路径 · 避免过度约束与约束冲突

多周期路径虚假路径约束

跨时钟域路径时序收敛

目标=CDC路径分析 · 同步器结构 · 异步FIFO与CDC约束对时序收敛的…

跨时钟域路径时序…CDC

PolarFire高速接口时序收敛

目标=SERDES · DDR · PCIe等硬核接口的时序约束与收敛要…

PolarFire高速接口时序收敛

源同步接口时序收敛

目标=输入输出延迟约束 · 采样窗口分析 · PCB延迟补偿与动态校准

源同步接口时序收…目标=输入输出延…

时钟域交叉与时钟不确定性建模

目标=Clock Uncertain… · Jitter · Phase Shift与跨域路径分析

时钟域交叉时钟不确定性建模

高扇出网络与复位策略时序优化

目标=复位树综合 · 局部复位 · 异步复位同步释放与扇出控制

高扇出网络复位策略时序优化

关键路径分析与逻辑重构

目标=路径延迟分解 · LUT层级压缩 · 进位链利用与组合逻辑拆分

关键路径分析逻辑重构

时序收敛中的物理约束

目标=区域约束 · 引脚分配 · 布局规划与布线拥塞对时序的影响

时序收敛物理约束

PolarFire存储器接口时序收敛

目标=DDR3/DDR4/LPDDR… · PHY训练与读写路径时序优化

PolarFire存储器接口时序收…

DSP与数学运算路径时序收敛

目标=乘法器 · 累加器 · 级联DSP

DSP数学运算路径时序…

多时钟域系统时序收敛实战

目标=时钟规划 · 约束编写 · CDC验证与收敛迭代流程

多时钟域系统时序…目标=时钟规划

时序收敛中的功耗与面积权衡

目标=性能 · 功耗 · 资源三角关系与工程折中策略

时序收敛功耗

增量编译与设计迭代时序收敛

目标=增量综合 · 增量布局布线 · 部分重配置与时序保持方法

增量编译设计迭代时序收敛

时序收敛脚本化与自动化

目标=Tcl脚本 · 约束模板 · 报告解析

时序收敛脚本化自动化

时序签核与静态时序分析验证

目标=PrimeTime/时序签核流… · OCV · AOCV

时序签核静态时序分析验证

复杂时序收敛调试案例

目标=典型失败路径分析 · 约束错误排查与迭代修复实战

复杂时序收敛调试…目标=典型失败路…

高速收发器与协议时序收敛

目标=SERDES通道 · CDR · 均衡

高速收发器协议时序收敛

PolarFire FPGA时序收敛中的信号完整性

目标=串扰 · 反射 · 地弹对时序的影响与PCB协同设计

多芯片与系统级时序收敛

目标=芯片间接口 · 源同步系统 · 时钟抖动传递与系统时序预算

多芯片系统级时序收敛

时序收敛中的形式验证与等价性检查

目标=约束验证 · CDC形式检查 · 逻辑等价性对收敛的保障

时序收敛形式验证

先进工艺节点下的时序收敛挑战

目标=PolarFire工艺特性 · 电压温度变化 · 老化效应与鲁棒性设计

先进工艺节点下的…PolarFire

复杂时序收敛工程综合实战

目标=从需求到签核的完整项目 · 约束编写 · 迭代优化与收敛报告

复杂时序收敛工程…目标=从需求到签…