2. Zynq功耗构成解析

在Zynq-7000这类SoC器件上谈功耗，第一步必须把“总功耗”拆成物理来源不同的两部分：静态功耗（Static Power，也称漏电功耗）与动态功耗（Dynamic Power，即翻转功耗）。二者对电压、温度、工艺的响应方向并不一致，如果混在一起看，很容易得出“降频就能省电”“温度高功耗就大”这类片面结论。本节从物理机制出发，把功耗拆到PS与PL两个域，再讨论工艺、电压、温度三个外部变量的影响规律。

一、动态功耗：翻转与短路两条路径

动态功耗来自晶体管在逻辑翻转时对负载电容的充放电，以及PMOS/NMOS同时导通的瞬间短路电流。CMOS电路中最常用的估算式是：

P_dynamic = α · C_L · V² · f + P_short
α：翻转活动因子（0~1，与逻辑活动度相关）
C_L：被驱动的负载电容（含互连、扇出、时钟树）
V：供电电压
f：时钟频率
P_short：输入跳变期间两管同时导通产生的短路功耗

关键点在于电压是平方项。以1.0V降到0.9V为例，电压下降10%，动态功耗约下降19%；而频率从200MHz降到100MHz，动态功耗才线性减半。这解释了为什么在Zynq上做低功耗优化时，DVFS（动态电压频率调节）的收益通常大于单纯降频。翻转活动因子α同样重要：一个长期保持高电平的使能信号、一个被门控的时钟分支，其α接近0，几乎不贡献动态功耗，这正是时钟门控（Clock Gating）有效的物理原因。

二、静态功耗：亚阈值漏电与栅氧漏电

静态功耗是电路不翻转时依然存在的漏电流造成的，主要来源有三类：亚阈值漏电（I_sub）、栅氧隧穿漏电（I_gate）和反偏结漏电（I_junction）。在28nm及更先进工艺下，亚阈值漏电通常占主导，其近似关系为：

I_sub ∝ exp( (V_gs - V_th) / (n·V_T) )
V_T = kT/q ≈ 26mV @ 300K
V_th 随温度升高而下降（约 -1~-2 mV/℃）

这里出现了一个反直觉但非常重要的结论：温度升高 → 阈值电压V_th下降 → 亚阈值漏电指数上升 → 静态功耗增大。也就是说，静态功耗具有正温度系数，会形成“发热→漏电→更热”的正反馈风险。而动态功耗中，晶体管迁移率随温度升高而下降，在电压恒定时动态功耗反而略有降低。两者叠加后，总功耗随温度的变化方向取决于哪一项占主导，这正是Zynq热设计中必须区分静态与动态的原因。

三、PS与PL的功耗分布差异

Zynq把功耗分成PS（Processing System）和PL（Programmable Logic）两个供电域，二者在功耗结构上有明显区别。

PS域以ARM Cortex-A9双核、L2 Cache、OCM、DDR控制器、中央互连和各类硬核外设为主。它的动态功耗占比通常较高，因为CPU和外设的活动度直接受软件控制：空闲时WFI（Wait For Interrupt）指令可以让CPU进入低功耗状态，关闭部分时钟；外设可以通过时钟门控单独关断。PS的静态功耗相对可控，因为硬核IP的V_th和版图经过优化，漏电密度低于同工艺的可编程资源。

PL域由LUT、FF、可编程互连、BRAM、DSP48E1和IOB构成。它的显著特点是：即使逻辑不翻转，未使用的可编程资源依然存在漏电，而且可编程互连的晶体管数量巨大，静态功耗在PL总功耗中的占比往往高于PS。同时，PL的动态功耗高度依赖设计本身——一个高扇出、长互连、时钟树庞大的设计，其互连翻转功耗可能超过LUT和FF之和。因此PL侧的低功耗手段更偏向“结构优化”：减少不必要的时钟域、降低扇出、用BRAM替代分布式RAM、对未用BRAM/DSP做使能控制等。

一个常见的教学示例（以下为合理假设的估算值，非实测）：在XC7Z020、25℃、VCCINT=1.0V、PL时钟100MHz、翻转率12%的条件下，若PS动态约0.35W、PS静态约0.12W，PL动态约0.28W、PL静态约0.18W，则总功耗约0.93W。可以看到PL静态已接近PS静态的1.5倍，这正是可编程逻辑“用不用都在耗电”的体现。

四、工艺、电压、温度的影响规律

工艺：工艺节点缩小带来更低的动态功耗（电容和电压下降），但V_th也随之降低，亚阈值漏电按指数上升。28nm相比45nm，动态功耗明显改善，静态功耗占比却显著提高。Zynq-7000采用28nm HKMG工艺，正是通过高K金属栅来抑制栅氧漏电，但亚阈值漏电仍需靠体偏置、电源门控等手段管理。

电压：动态功耗与V²成正比，静态功耗与电压近似指数关系（通过DIBL效应影响V_th）。降低VCCINT对两类功耗都有利，但电压过低会导致时序违例和SRAM读写失效，因此DVFS必须在电压-频率-时序三者之间取折中。Zynq的PS支持多种OPP（Operating Performance Point），本质就是预定义的电压频率组合。

温度：如前所述，温度升高使V_th下降，静态功耗上升；同时迁移率下降使动态功耗略降。在漏电占主导的高温区，总功耗可能随温度升高而增大，形成热正反馈。工程上必须关注结温T_j与θ_JA，确保在最高环境温度下漏电不会失控。Zynq的XADC可以监测片上温度和电压，为热管理提供依据。

五、功耗构成速查表

把这张表与前面的物理机制对应起来，就能在拿到一份功耗报告时快速定位：如果静态占比高且结温偏高，应优先考虑降低环境温度或使用电源门控；如果动态占比高且PS侧突出，应优先检查CPU负载和外设时钟；如果PL动态突出，则应回到设计本身检查互连和时钟树。功耗优化从来不是单一手段，而是先看清构成，再对症下药。