4. 可编程逻辑资源与接口规划

Versal 的可编程逻辑（PL）区域并不是“一块可以随便放逻辑的布”，而是由若干类物理资源按列、按时钟域、按接口位置严格排布而成的异构阵列。协同设计的第一步，是把算法需求翻译成对 CLB、DSP、BRAM、UltraRAM 以及 DDR、PCIe、以太网、GT 收发器的具体占用与位置约束，再判断这些需求能否在器件内同时满足。本节按“计算资源—存储资源—接口资源”三条线索展开，并给出可执行的估算与规划方法。

一、计算资源：CLB 与 DSP 的分工

CLB 由 LUT、触发器和进位链构成，适合实现控制逻辑、状态机、位操作、轻量算术和协议解析。DSP48E2 类硬核则提供预加器、25×18 乘法器、48 位累加器和流水寄存器，适合乘加密集的滤波、矩阵、FFT 蝶形等运算。规划时先区分“必须用 DSP”和“可以用 LUT 实现”的部分：一个 18×18 有符号乘法若用 LUT 搭建，通常要消耗数百个 LUT 和大量布线，而一个 DSP 即可完成，因此乘法、乘累加应优先映射到 DSP。

估算示例（示例参数，非实测）：某 256 点 FFT 采用基-2 流水结构，每级含 128 个蝶形，每个蝶形含 1 次复数乘法（4 次实数乘法）与若干加法。若每级复用 4 个 DSP 分时完成，则 8 级共需约 32 个 DSP；若要求每时钟处理一个采样，则需 128×4=512 个 DSP。两者相差 16 倍，说明“吞吐率目标”直接决定 DSP 数量。CLB 侧则按控制与数据通路的 LUT/FF 数量估算，并预留 20%~30% 余量用于时序收敛和后期修改。

二、存储资源：BRAM 与 UltraRAM 的层级选择

BRAM 为 36Kb 块，可配置为 32K×1 至 512×72 等宽度，端口灵活、延迟低，适合行缓冲、FIFO、系数表、小容量多端口缓存。UltraRAM 为 288Kb 块，容量大、功耗低，但端口配置相对受限，适合大容量、访问模式规整的延迟线、帧缓存、查找表和批量数据缓冲。选择原则是：小容量、多端口、频繁随机访问用 BRAM；大容量、顺序或块状访问用 UltraRAM；两者可级联形成“BRAM 做控制与小表、UltraRAM 做大缓冲”的层级。

容量估算示例：一路 1080p60、YUV422、10bit 视频行缓冲，一行 1920 像素、每像素 20bit，约 38.4Kb，用 2 个 BRAM 即可；若做 8 行窗口，则约 307Kb，用 9 个 BRAM 或 2 个 UltraRAM。若系统有 16 路这样的视频流，BRAM 需求迅速上升到上百块，此时应把大缓冲迁移到 UltraRAM，把 BRAM 留给跨时钟 FIFO 和系数存储。

Versal PL 资源与接口协同规划视图 计算资源 CLB：LUT / FF / 进位链 控制、状态机、位操作、轻量算术 DSP48E2：25×18 乘法 + 累加 滤波、FFT、矩阵、乘累加 存储资源 BRAM 36Kb：多端口、低延迟 行缓冲、FIFO、系数表 UltraRAM 288Kb：大容量、低功耗 帧缓存、延迟线、批量缓冲 接口资源 DDR4/LPDDR4 控制器 PCIe Gen4 x8 / Gen5 以太网 100G / GT 收发器 规划约束与判断路径 吞吐率目标 决定 DSP / CLB 并行度 容量与访问模式 决定 BRAM / URAM 配比 接口带宽与位置 决定 GT / DDR / PCIe 布局 时序收敛余量 预留 20%~30% 若资源超限：优先降低并行度 → 迁移大缓冲至 UltraRAM → 复用 DSP 分时 → 调整接口位宽/时钟 最终以综合/实现报告中的 LUT、FF、DSP、BRAM、URAM 占用率与 WNS 作为收敛判据

三、接口资源：DDR、PCIe、以太网与 GT 的位置约束

接口资源的关键约束是“物理位置”。DDR 控制器绑定到特定 Bank 和 I/O 列，PCIe 硬核绑定到特定 GT 通道和参考时钟，以太网 MAC 与 GT 通道也有固定对应关系。这意味着接口不能随意摆放，必须优先确定接口位置，再围绕接口布置数据通路。例如 PCIe Gen4 x8 需要 8 条 GT 通道和 1 路参考时钟，若与 100G 以太网共用同一 GT Quad，需确认参考时钟频率和通道分配是否冲突。

带宽匹配是接口规划的核心计算。以 PCIe Gen4 x8 为例，理论单向带宽约 16GB/s，扣除 128b/130b 编码和 TLP 开销后，实际可用约 12~13GB/s。若 PL 侧数据通路位宽 512bit、时钟 250MHz，则内部带宽为 512/8×250M=16GB/s，足以匹配；若位宽只有 128bit、时钟 200MHz，则仅 3.2GB/s，会成为瓶颈。DDR 侧同理：DDR4-3200、64bit 位宽的理论带宽为 3200×8×64/8=25.6GB/s，需与 PL 内多路数据流的聚合带宽比较，避免“接口很快、内部很慢”或反之。

四、协同规划的实际流程

建议按以下顺序推进，每一步都以可核对的数字为依据：

  1. 列出数据流清单：每条流的源、宿、位宽、时钟、平均/峰值带宽。例如“ADC→DSP 滤波→UltraRAM 缓存→DDR→PCIe 上传”。
  2. 确定接口位置：先锁定 DDR、PCIe、以太网、GT 的 Bank/Quad 与参考时钟，画出接口在器件中的大致方位。
  3. 估算计算与存储：按吞吐率算 DSP 与 CLB，按容量和访问模式算 BRAM 与 UltraRAM，并预留余量。
  4. 做带宽与时钟域核对：逐段比较“上游产出速率”与“下游消费速率”，识别瓶颈段；统计跨时钟域 FIFO 数量与深度。
  5. 用实现报告闭环：综合后看 LUT/FF/DSP/BRAM/URAM 占用率，实现后看 WNS/WHS 与布线拥塞，若超限则回到第 3 步调整并行度或存储层级。
规划阶段不必追求一次精确，但必须让每个资源数字都有来源：DSP 来自乘法次数与并行度，BRAM/URAM 来自缓冲容量与端口需求，接口带宽来自位宽×时钟×编码效率。这样在实现报告出来时，才能快速判断是估算偏差还是实现问题。
常见误区：只关注 LUT 占用率而忽略 BRAM 和 DSP 的局部拥塞；把大容量缓冲全部放在 BRAM 导致块数超限；接口位置确定过晚，导致数据通路被迫绕行、时序难以收敛。接口位置应尽早锁定，存储层级应尽早分流。

把上述三条线索合起来看，CLB 与 DSP 决定“算得多快”，BRAM 与 UltraRAM 决定“存得多顺”，DDR、PCIe、以太网与 GT 决定“进得多快、出得多快”，而位置与时钟约束决定“能不能同时成立”。协同设计的本质，就是在这些相互牵制的资源之间找到一组可实现的平衡点，并用实现报告持续验证。

← 上一章 📖 返回目录 下一章 →